FPGA设计——CMOS摄像与HDMI显示(DVP版)

简介:

1. 概述

本设计采用FPGA技术,将CMOS摄像头(DVP接口)的视频数据经过采集、存储、处理、帧率转换,最终通过HDMI接口显示在电视屏幕上。


2. 硬件系统框图

CMOS采用分辨率为1080p的摄像头芯片,FPGA采用ALTERA公司的CYCLONE IV,FLASH采用EPCS64,DDR2采用Hynix公司的1Gb内存条,HDMI采用Silicon Image公司的SiI9134。

wKiom1frqaPwz67lAABRkFd2a6Y007.jpg


3. FPGA逻辑框图

FPGA各部分逻辑模块如下图所示:

wKiom1frqhDzaH8lAACdIr4usXg507.jpg

CMOS Capture,采集CMOS摄像头视频数据;

I2C Master,配置CMOS芯片;

DDR2 Control,配置与控制DDR2芯片组,实现读写仲裁;

FIFO Write,将采集到的视频数据跨时钟域地写进DDR2中;

FIFO Read,将DDR2中的数据跨时钟域地读出给后续图像处理模块;

Frame Buffer,负责FIFO Write和FIFO Read的调度,实现帧率转换;

RAW to RGB,将原始RAW8数据转换成RGB888数据;

RGB to YCbCr,将RGB888数据转换成YCbCr444数据;

YC444 to YC422,将YC444的数据转换成YC422的数据给HDMI TX模块;

HDMI TX,将处理好的视频数据发送给HDMI PHY芯片,同时通过I2C接口配置HDMI PHY芯片。


4. CMOS配置

摄像头芯片支持最高1080p30帧的输出,参考寄存器配置如下:

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
module i2c_cfg_par(
     input  clk,
     input  [07:0] lut_index,
     output reg [23:0] lut_data
);
 
always @(*)
begin
     case (lut_index)
     //27M input 67.5M output
     'd0 :   lut_data <=  ' h3105_02;
     'd1 :   lut_data <=  ' h0103_01;
     'd2 :   lut_data <=  ' h3105_02;
     'd3 :   lut_data <=  ' h0100_00;  
     'd4 :   lut_data <=  ' h301e_b0;
     'd5 :   lut_data <=  ' h320c_03;
     'd6 :   lut_data <=  ' h320d_e8;
     'd7 :   lut_data <=  ' h3231_24;  
     'd8 :   lut_data <=  ' h320E_04;
     'd9 :   lut_data <=  ' h320F_65;
     'd10    :   lut_data <=  ' h3211_08;        //x start
     'd11    :   lut_data <=  ' h3213_10;        //y start
     'd12    :   lut_data <=  ' h3e03_01;          
     'd13    :   lut_data <=  ' h3e01_46;
     'd14    :   lut_data <=  ' h3e08_00;
     'd15    :   lut_data <=  ' h3e09_10;  
     'd16    :   lut_data <=  ' h3518_03;
     'd17    :   lut_data <=  ' h3518_03;
     'd18    :   lut_data <=  ' h5025_09;
     'd19    :   lut_data <=  ' h3908_c0;  
     'd20    :   lut_data <=  ' h3416_10;
     'd21    :   lut_data <=  ' h3e0f_90;
     'd22    :   lut_data <=  ' h3638_85;
     'd23    :   lut_data <=  ' h3637_bf;
     'd24    :   lut_data <=  ' h3639_98;
     'd25    :   lut_data <=  ' h3035_01;
     'd26    :   lut_data <=  ' h3034_ba;
     'd27    :   lut_data <=  ' h3300_10;  
     'd28    :   lut_data <=  ' h3301_18;
     'd29    :   lut_data <=  ' h3308_38;
     'd30    :   lut_data <=  ' h3306_34;
     'd31    :   lut_data <=  ' h330a_00;  
     'd32    :   lut_data <=  ' h330b_90;
     'd33    :   lut_data <=  ' h3303_18;
     'd34    :   lut_data <=  ' h3309_18;
     'd35    :   lut_data <=  ' h331e_0e;
     'd36    :   lut_data <=  ' h331f_0e;
     'd37    :   lut_data <=  ' h3320_14;
     'd38    :   lut_data <=  ' h3321_14;
     'd39    :   lut_data <=  ' h3322_14;  
     'd40    :   lut_data <=  ' h3323_14;
     'd41    :   lut_data <=  ' h3626_03;
     'd42    :   lut_data <=  ' h3621_28;
     'd43    :   lut_data <=  ' h3f08_04;  
     'd44    :   lut_data <=  ' h3f09_44;
     'd45    :   lut_data <=  ' h4500_25;
     'd46    :   lut_data <=  ' h3c09_08;  
     'd47    :   lut_data <=  ' h335d_20;
     'd48    :   lut_data <=  ' h3368_02;
     'd49    :   lut_data <=  ' h3369_00;
     'd50    :   lut_data <=  ' h336a_04;
     'd51    :   lut_data <=  ' h336b_65;  
     'd52    :   lut_data <=  ' h330e_50;
     'd53    :   lut_data <=  ' h3367_08;
     'd54    :   lut_data <=  ' h3f00_06;
     'd55    :   lut_data <=  ' h3f04_01;
     'd56    :   lut_data <=  ' h3f05_c8;
     'd57    :   lut_data <=  ' h3905_1c;
     'd58    :   lut_data <=  ' h5780_7f;
     'd59    :   lut_data <=  ' h5782_0a;
     'd60    :   lut_data <=  ' h5783_08;
     'd61    :   lut_data <=  ' h5786_20;
     'd62    :   lut_data <=  ' h5787_0c;  
     'd63    :   lut_data <=  ' h5789_01;  
     'd64    :   lut_data <=  ' h578a_0f;
     'd65    :   lut_data <=  ' h5000_06;
     'd66    :   lut_data <=  ' h3632_48;
     'd67    :   lut_data <=  ' h3622_0e;  
     'd68    :   lut_data <=  ' h3627_02;
     'd69    :   lut_data <=  ' h3630_b4;
     'd70    :   lut_data <=  ' h3633_94;
     'd71    :   lut_data <=  ' h3620_42;
     'd72    :   lut_data <=  ' h363a_0c;
     'd73    :   lut_data <=  ' h3334_60;
     'd74    :   lut_data <=  ' h303f_81;
     'd75    :   lut_data <=  ' h501f_00;  
     'd76    :   lut_data <=  ' h3b00_f8;
     'd77    :   lut_data <=  ' h3b01_40;
     'd78    :   lut_data <=  ' h3c01_14;
     'd79    :   lut_data <=  ' h4000_00;
     'd80    :   lut_data <=  ' h3d08_00; //'h3d08_01;
     'd81    :   lut_data <=  ' h3640_00;
     'd82    :   lut_data <=  ' h0100_01;
     'd83    :   lut_data <=  ' h303a_09;  
     'd84    :   lut_data <=  ' h3039_66;
     'd85    :   lut_data <=  ' h303f_82;
     'd86    :   lut_data <=  ' h3636_88;
     'd87    :   lut_data <=  ' h3631_90;
     'd88    :   lut_data <=  ' h3635_08;
     'd89    :   lut_data <=  ' h3105_04;
     'd90    :   lut_data <=  ' h3105_04;
     `endif
     default  :   lut_data <= 'h0000;
     endcase
end
 
endmodule


5. 显示结果

电视显示1080p30的视频信号,图像中的色卡表明颜色显示正常。

wKiom1frso_ABqSGAAHoEoqntlc524.jpg


本文转自 shugenyin 51CTO博客,原文链接:http://blog.51cto.com/shugenyin/1857492


相关文章
|
异构计算
FPGA强化(8):HDMI显示器驱动
FPGA入门(8):VGA显示器驱动
201 0
|
芯片 异构计算
FPGA - 基于FPGA的HDMI显示
FPGA - 基于FPGA的HDMI显示
1320 0
FPGA - 基于FPGA的HDMI显示
|
算法 数据安全/隐私保护 异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
461 74
|
10月前
|
机器学习/深度学习 算法 数据安全/隐私保护
基于FPGA的SNN脉冲神经网络之LIF神经元verilog实现,包含testbench
本项目展示了 LIF(Leaky Integrate-and-Fire)神经元算法的实现与应用,含无水印运行效果预览。基于 Vivado2019.2 开发,完整代码配有中文注释及操作视频。LIF 模型模拟生物神经元特性,通过积分输入信号并判断膜电位是否达阈值产生脉冲,相较于 Hodgkin-Huxley 模型更简化,适合大规模神经网络模拟。核心程序片段示例,助您快速上手。
|
11月前
|
算法 数据安全/隐私保护 异构计算
基于LSB最低有效位的音频水印嵌入提取算法FPGA实现,包含testbench和MATLAB对比
本项目展示了一种基于FPGA的音频水印算法,采用LSB(最低有效位)技术实现版权保护与数据追踪功能。使用Vivado2019.2和Matlab2022a开发,完整代码含中文注释及操作视频。算法通过修改音频采样点的最低有效位嵌入水印,人耳难以察觉变化。然而,面对滤波或压缩等攻击时,水印提取可能受影响。该项目运行效果无水印干扰,适合实时应用场景,核心逻辑简单高效,时间复杂度低。
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
601 69
|
11月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
本内容展示了基于Vivado2019.2的算法仿真效果,包括设置不同信噪比(SNR=8db和20db)下的结果及整体波形。同时,详细介绍了2ASK调制解调技术的原理与实现,即通过改变载波振幅传输二进制信号,并提供数学公式支持。此外,还涉及帧同步理论,用于确定数据帧起始位置。最后,给出了Verilog核心程序代码,实现了2ASK解调与帧同步功能,结合DDS模块生成载波信号,完成信号处理流程。
212 0
|
11月前
|
编解码 算法 数据安全/隐私保护
基于FPGA的信号DM编解码实现,包含testbench和matlab对比仿真
本项目展示了DM编解码算法的实现与测试结果。FPGA测试结果显示为T1,Matlab仿真结果为T2。使用软件版本为Matlab 2022a和Vivado 2019.2。核心程序包含详细中文注释和操作视频。DM编解码通过比较信号样本差值进行编码,适用于音频等低频信号处理。硬件结构包括编码器(采样器、减法器、比较器)和解码器(解码器、积分器)。

热门文章

最新文章