开发者社区> 文艺小青年> 正文
阿里云
为了无法计算的价值
打开APP
阿里云APP内打开

STM32访问外部存储器-NOR-Flash

简介:
+关注继续查看

基本说明

STM32访问外部存储器是需要配置FSMC的相关函数,在STM32固件库函数说明的中文翻译版中并没有这部分的说明,因此需要参考库函数的相关说明和库中自带的例程。

以下内容来自AN2784应用笔记:

2 与非总线复用模式的异步16位NOR闪存接口

2.1

FSMC配置

控制一个NOR闪存存储器,需要FSMC提供下述功能:

选择合适的存储块映射NOR闪存存储器:共有4个独立的存储块可以用于与NOR闪存、SRAM和PSRAM存储器接口,每个存储块都有一个专用的片选管脚。

使用或禁止地址/数据总线的复用功能。

选择所用的存储器类型:NOR闪存、SRAM或PSRAM。

定义外部存储器的数据总线宽度:8或16位。

使用或关闭同步NOR闪存存储器的突发访问模式。

配置等待信号的使用:开启或关闭,极性设置,时序配置。

使用或关闭扩展模式:扩展模式用于访问那些具有不同读写操作时序的存储器。

因为NOR闪存/SRAM控制器可以支持异步和同步存储器,用户只须根据存储器的参数配置使用到的参数。

FSMC提供了一些可编程的参数,可以正确地与外部存储器接口。依存储器类型的不同,有些参数是不需要的。

当使用一个外部异步存储器时,用户必须按照存储器的数据手册给出的时序数据,计算和设置下列参数:

ADDSET:地址建立时间

ADDHOLD:地址保持时间

DATAST:数据建立时间

ACCMOD:访问模式 这个参数允许 FSMC可以灵活地访问多种异步的静态存储器。共有4种扩展模式允许以不同的时序分别读写存储器。 在扩展模式下,FSMC_BTR用于配置读操作,FSMC_BWR用于配置写操作。(译注:如果读时序与写时序相同,只须使用FSMC_BTR即可。)

如果使用了同步的存储器,用户必须计算和设置下述参数:

CLKDIV:时钟分频系数

DATLAT:数据延时

如果存储器支持的话,NOR闪存的读操作可以是同步的,而写操作仍然是异步的。

当对一个同步的NOR闪存编程时,存储器会自动地在同步与异步之间切换;因此,必须正确地设置所有的参数

 

 

 

程序分析

  1.  /*-- FSMC Configuration ----------------------------------------------------*/  
  2.   p.FSMC_AddressSetupTime = 0x05;     /*ADDSET  地址建立时间*/  
  3.   p.FSMC_AddressHoldTime = 0x00;    /*ADDHOLD 地址保持时间*/  
  4.   p.FSMC_DataSetupTime = 0x07;     /*DATAST 数据建立时间*/  
  5.   p.FSMC_BusTurnAroundDuration = 0x00;   /*BUSTURN 总线返转时间*/  
  6.   p.FSMC_CLKDivision = 0x00;      /*CLKDIV 时钟分频*/  
  7.   p.FSMC_DataLatency = 0x00;     /*DATLAT 数据保持时间*/  
  8.   p.FSMC_AccessMode = FSMC_AccessMode_B;   /*访问模式*/  
  9. /*NOR/SRAM的存储块,共4个选项*/  
  10.   FSMC_NORSRAMInitStructure.FSMC_Bank = FSMC_Bank1_NORSRAM2;      
  11. /*是否选择地址和数据复用数据线*/  
  12.   FSMC_NORSRAMInitStructure.FSMC_DataAddressMux = FSMC_DataAddressMux_Disable;    
  13. /*连接到相应存储块的外部存储器类型*/  
  14.   FSMC_NORSRAMInitStructure.FSMC_MemoryType = FSMC_MemoryType_NOR;     
  15. /*存储器数据总线宽度*/  
  16.   FSMC_NORSRAMInitStructure.FSMC_MemoryDataWidth = FSMC_MemoryDataWidth_16b;    
  17. /*使能或关闭同步NOR闪存存储器的突发访问模式设置是否使用迸发访问模式(应该就是连续读写模式吧)*/  
  18.   FSMC_NORSRAMInitStructure.FSMC_BurstAccessMode = FSMC_BurstAccessMode_Disable;     
  19. /*设置WAIT信号的有效电平*/  
  20.   FSMC_NORSRAMInitStructure.FSMC_WaitSignalPolarity = FSMC_WaitSignalPolarity_Low;     
  21.  /*设置是否使用环回模式*/  
  22.   FSMC_NORSRAMInitStructure.FSMC_WrapMode = FSMC_WrapMode_Disable;      
  23. /*设置WAIT信号有效时机*/  
  24.   FSMC_NORSRAMInitStructure.FSMC_WaitSignalActive = FSMC_WaitSignalActive_BeforeWaitState;   
  25. /*设定是否使能写操作*/  
  26.   FSMC_NORSRAMInitStructure.FSMC_WriteOperation = FSMC_WriteOperation_Enable;    
  27. /*设定是否使用WAIT信号*/  
  28.   FSMC_NORSRAMInitStructure.FSMC_WaitSignal = FSMC_WaitSignal_Disable;     
  29. /*使能或关闭扩展模式,扩展模式用于访问具有不同读写操作时序的存储器,设定是否使用单独的写时序*/       
  30.   FSMC_NORSRAMInitStructure.FSMC_ExtendedMode = FSMC_ExtendedMode_Disable;    
  31. /*设定是否使用异步等待信号*/  
  32.   FSMC_NORSRAMInitStructure.FSMC_AsyncWait = FSMC_AsyncWait_Disable;    
  33. /*设定是否使用迸发写模式*/    
  34.   FSMC_NORSRAMInitStructure.FSMC_WriteBurst = FSMC_WriteBurst_Disable;    
  35.  /*设定读写时序*/  
  36.   FSMC_NORSRAMInitStructure.FSMC_ReadWriteTimingStruct = &p;    //       
  37.   FSMC_NORSRAMInitStructure.FSMC_WriteTimingStruct = &p;    //  
  38.                    
  39.   FSMC_NORSRAMInit(&FSMC_NORSRAMInitStructure);        //  
  40.   /* Enable FSMC Bank1_NOR Bank */  
  41.   FSMC_NORSRAMCmd(FSMC_Bank1_NORSRAM2, ENABLE);        //  
  42. }  
 

实际例程

以下例程来自  stm3210e_eval_fsmc_nor.c具体信息参加固件库中源文件。

  1. /** 
  2.   ****************************************************************************** 
  3.   * @file    stm3210e_eval_fsmc_nor.c 
  4.   * @author  MCD Application Team 
  5.   * @version V4.3.0 
  6.   * @date    10/15/2010 
  7.   * @brief   This file provides a set of functions needed to drive the M29W128FL,  
  8.   *          M29W128GL and S29GL128P NOR memories mounted on STM3210E-EVAL board. 
  9.   ****************************************************************************** 
  10.   * @copy 
  11.   * 
  12.   * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS 
  13.   * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE 
  14.   * TIME. AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY 
  15.   * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING 
  16.   * FROM THE CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE 
  17.   * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS. 
  18.   * 
  19.   * <h2><center>© COPYRIGHT 2010 STMicroelectronics</center></h2> 
  20.   */   
  21. /* Includes ------------------------------------------------------------------*/  
  22. #include "stm3210e_eval_fsmc_nor.h"  
  23. /** @addtogroup Utilities 
  24.   * @{ 
  25.   */  
  26.     
  27. /** @addtogroup STM32_EVAL 
  28.   * @{ 
  29.   */   
  30. /** @addtogroup STM3210E_EVAL 
  31.   * @{ 
  32.   */  
  33.     
  34. /** @addtogroup STM3210E_EVAL_FSMC_NOR 
  35.   * @brief      This file provides a set of functions needed to drive the M29W128FL,  
  36.   *             M29W128GL and S29GL128P NOR memories mounted on STM3210E-EVAL board. 
  37.   * @{ 
  38.   */   
  39. /** @defgroup STM3210E_EVAL_FSMC_NOR_Private_Types 
  40.   * @{ 
  41.   */   
  42. /** 
  43.   * @} 
  44.   */   
  45. /** @defgroup STM3210E_EVAL_FSMC_NOR_Private_Defines 
  46.   * @{ 
  47.   */   
  48. /**  
  49.   * @brief  FSMC Bank 1 NOR/SRAM2   
  50.   */  
  51. #define Bank1_NOR2_ADDR       ((uint32_t)0x64000000)  
  52. /* Delay definition */     
  53. #define BlockErase_Timeout    ((uint32_t)0x00A00000)  
  54. #define ChipErase_Timeout     ((uint32_t)0x30000000)   
  55. #define Program_Timeout       ((uint32_t)0x00001400)       
  56. /** 
  57.   * @} 
  58.   */   
  59.   
  60. /** @defgroup STM3210E_EVAL_FSMC_NOR_Private_Macros 
  61.   * @{ 
  62.   */  
  63. #define ADDR_SHIFT(A) (Bank1_NOR2_ADDR + (2 * (A)))  
  64. #define NOR_WRITE(Address, Data)  (*(__IO uint16_t *)(Address) = (Data))    
  65. /** 
  66.   * @} 
  67.   */   
  68.     
  69. /** @defgroup STM3210E_EVAL_FSMC_NOR_Private_Variables 
  70.   * @{ 
  71.   */   
  72. /** 
  73.   * @} 
  74.   */   
  75.   
  76. /** @defgroupSTM3210E_EVAL_FSMC_NOR_Private_Function_Prototypes 
  77.   * @{ 
  78.   */   
  79. /** 
  80.   * @} 
  81.   */   
  82.   
  83. /** @defgroup STM3210E_EVAL_FSMC_NOR_Private_Functions 
  84.   * @{ 
  85.   */  
  86. /** 
  87.   * @brief  Configures the FSMC and GPIOs to interface with the NOR memory. 
  88.   *         This function must be called before any write/read operation 
  89.   *         on the NOR. 
  90.   * @param  None 
  91.   * @retval None 
  92.   */  
  93. void NOR_Init(void)  
  94. {  
  95.   FSMC_NORSRAMInitTypeDef  FSMC_NORSRAMInitStructure;  
  96.   FSMC_NORSRAMTimingInitTypeDef  p;  
  97.   GPIO_InitTypeDef GPIO_InitStructure;  
  98.   RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE |   
  99.                          RCC_APB2Periph_GPIOF | RCC_APB2Periph_GPIOG, ENABLE);  
  100.   /*-- GPIO Configuration ------------------------------------------------------*/  
  101.   /*!< NOR Data lines configuration */  
  102.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_0 | GPIO_Pin_1 | GPIO_Pin_8 | GPIO_Pin_9 |  
  103.                                 GPIO_Pin_10 | GPIO_Pin_14 | GPIO_Pin_15;  
  104.   GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP;  
  105.   GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;  
  106.   GPIO_Init(GPIOD, &GPIO_InitStructure);  
  107.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_7 | GPIO_Pin_8 | GPIO_Pin_9 | GPIO_Pin_10 |  
  108.                                 GPIO_Pin_11 | GPIO_Pin_12 | GPIO_Pin_13 |  
  109.                                 GPIO_Pin_14 | GPIO_Pin_15;  
  110.   GPIO_Init(GPIOE, &GPIO_InitStructure);  
  111.   /*!< NOR Address lines configuration */  
  112.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_0 | GPIO_Pin_1 | GPIO_Pin_2 | GPIO_Pin_3 |  
  113.                                 GPIO_Pin_4 | GPIO_Pin_5 | GPIO_Pin_12 | GPIO_Pin_13 |  
  114.                                 GPIO_Pin_14 | GPIO_Pin_15;  
  115.   GPIO_Init(GPIOF, &GPIO_InitStructure);  
  116.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_0 | GPIO_Pin_1 | GPIO_Pin_2 |  
  117.                                 GPIO_Pin_3 | GPIO_Pin_4 | GPIO_Pin_5;  
  118.   GPIO_Init(GPIOG, &GPIO_InitStructure);  
  119.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_11 | GPIO_Pin_12 | GPIO_Pin_13;  
  120.   GPIO_Init(GPIOD, &GPIO_InitStructure);  
  121.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_3 | GPIO_Pin_4 | GPIO_Pin_5 | GPIO_Pin_6;  
  122.   GPIO_Init(GPIOE, &GPIO_InitStructure);  
  123.   /*!< NOE and NWE configuration */  
  124.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_4 | GPIO_Pin_5;  
  125.   GPIO_Init(GPIOD, &GPIO_InitStructure);  
  126.   /*!< NE2 configuration */  
  127.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_9;  
  128.   GPIO_Init(GPIOG, &GPIO_InitStructure);  
  129.   /*!< Configure PD6 for NOR memory Ready/Busy signal */  
  130.   GPIO_InitStructure.GPIO_Pin = GPIO_Pin_6;  
  131.   GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN_FLOATING;  
  132.   GPIO_Init(GPIOD, &GPIO_InitStructure);  
  133.     
  134.   /*-- FSMC Configuration ----------------------------------------------------*/  
  135.   p.FSMC_AddressSetupTime = 0x02;  
  136.   p.FSMC_AddressHoldTime = 0x00;  
  137.   p.FSMC_DataSetupTime = 0x05;  
  138.   p.FSMC_BusTurnAroundDuration = 0x00;  
  139.   p.FSMC_CLKDivision = 0x00;  
  140.   p.FSMC_DataLatency = 0x00;  
  141.   p.FSMC_AccessMode = FSMC_AccessMode_B;  
  142.   FSMC_NORSRAMInitStructure.FSMC_Bank = FSMC_Bank1_NORSRAM2;  
  143.   FSMC_NORSRAMInitStructure.FSMC_DataAddressMux = FSMC_DataAddressMux_Disable;  
  144.   FSMC_NORSRAMInitStructure.FSMC_MemoryType = FSMC_MemoryType_NOR;  
  145.   FSMC_NORSRAMInitStructure.FSMC_MemoryDataWidth = FSMC_MemoryDataWidth_16b;  
  146.   FSMC_NORSRAMInitStructure.FSMC_BurstAccessMode = FSMC_BurstAccessMode_Disable;  
  147.   FSMC_NORSRAMInitStructure.FSMC_AsynchronousWait = FSMC_AsynchronousWait_Disable;    
  148.   FSMC_NORSRAMInitStructure.FSMC_WaitSignalPolarity = FSMC_WaitSignalPolarity_Low;  
  149.   FSMC_NORSRAMInitStructure.FSMC_WrapMode = FSMC_WrapMode_Disable;  
  150.   FSMC_NORSRAMInitStructure.FSMC_WaitSignalActive = FSMC_WaitSignalActive_BeforeWaitState;  
  151.   FSMC_NORSRAMInitStructure.FSMC_WriteOperation = FSMC_WriteOperation_Enable;  
  152.   FSMC_NORSRAMInitStructure.FSMC_WaitSignal = FSMC_WaitSignal_Disable;  
  153.   FSMC_NORSRAMInitStructure.FSMC_ExtendedMode = FSMC_ExtendedMode_Disable;  
  154.   FSMC_NORSRAMInitStructure.FSMC_WriteBurst = FSMC_WriteBurst_Disable;  
  155.   FSMC_NORSRAMInitStructure.FSMC_ReadWriteTimingStruct = &p;  
  156.   FSMC_NORSRAMInitStructure.FSMC_WriteTimingStruct = &p;  
  157.   FSMC_NORSRAMInit(&FSMC_NORSRAMInitStructure);  
  158.   /*!< Enable FSMC Bank1_NOR Bank */  
  159.   FSMC_NORSRAMCmd(FSMC_Bank1_NORSRAM2, ENABLE);  
  160. }  
  161. /** 
  162.   * @brief  Reads NOR memory's Manufacturer and Device Code. 
  163.   * @param  NOR_ID: pointer to a NOR_IDTypeDef structure which will hold the  
  164.   *         Manufacturer and Device Code.   
  165.   * @retval None 
  166.   */  
  167. void NOR_ReadID(NOR_IDTypeDef* NOR_ID)  
  168. {  
  169.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x00AA);  
  170.   NOR_WRITE(ADDR_SHIFT(0x02AA), 0x0055);  
  171.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x0090);  
  172.   NOR_ID->Manufacturer_Code = *(__IO uint16_t *) ADDR_SHIFT(0x0000);  
  173.   NOR_ID->Device_Code1 = *(__IO uint16_t *) ADDR_SHIFT(0x0001);  
  174.   NOR_ID->Device_Code2 = *(__IO uint16_t *) ADDR_SHIFT(0x000E);  
  175.   NOR_ID->Device_Code3 = *(__IO uint16_t *) ADDR_SHIFT(0x000F);  
  176. }  
  177. /** 
  178.   * @brief  Erases the specified Nor memory block. 
  179.   * @param  BlockAddr: address of the block to erase. 
  180.   * @retval NOR_Status: The returned value can be: NOR_SUCCESS, NOR_ERROR 
  181.   *         or NOR_TIMEOUT 
  182.   */  
  183. NOR_Status NOR_EraseBlock(uint32_t BlockAddr)  
  184. {  
  185.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x00AA);  
  186.   NOR_WRITE(ADDR_SHIFT(0x02AA), 0x0055);  
  187.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x0080);  
  188.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x00AA);  
  189.   NOR_WRITE(ADDR_SHIFT(0x02AA), 0x0055);  
  190.   NOR_WRITE((Bank1_NOR2_ADDR + BlockAddr), 0x30);  
  191.   return (NOR_GetStatus(BlockErase_Timeout));  
  192. }  
  193. /** 
  194.   * @brief  Erases the entire chip. 
  195.   * @param  None                       
  196.   * @retval NOR_Status: The returned value can be: NOR_SUCCESS, NOR_ERROR 
  197.   *         or NOR_TIMEOUT 
  198.   */  
  199. NOR_Status NOR_EraseChip(void)  
  200. {  
  201.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x00AA);  
  202.   NOR_WRITE(ADDR_SHIFT(0x02AA), 0x0055);  
  203.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x0080);  
  204.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x00AA);  
  205.   NOR_WRITE(ADDR_SHIFT(0x02AA), 0x0055);  
  206.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x0010);  
  207.   return (NOR_GetStatus(ChipErase_Timeout));  
  208. }  
  209. /** 
  210.   * @brief  Writes a half-word to the NOR memory. 
  211.   * @param  WriteAddr: NOR memory internal address to write to. 
  212.   * @param  Data: Data to write.  
  213.   * @retval NOR_Status: The returned value can be: NOR_SUCCESS, NOR_ERROR 
  214.   *         or NOR_TIMEOUT 
  215.   */  
  216. NOR_Status NOR_WriteHalfWord(uint32_t WriteAddr, uint16_t Data)  
  217. {  
  218.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x00AA);  
  219.   NOR_WRITE(ADDR_SHIFT(0x02AA), 0x0055);  
  220.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x00A0);  
  221.   NOR_WRITE((Bank1_NOR2_ADDR + WriteAddr), Data);  
  222.   return (NOR_GetStatus(Program_Timeout));  
  223. }  
  224. /** 
  225.   * @brief  Writes a half-word buffer to the FSMC NOR memory.  
  226.   * @param  pBuffer: pointer to buffer.  
  227.   * @param  WriteAddr: NOR memory internal address from which the data will be  
  228.   *         written. 
  229.   * @param  NumHalfwordToWrite: number of Half words to write.  
  230.   * @retval NOR_Status: The returned value can be: NOR_SUCCESS, NOR_ERROR 
  231.   *         or NOR_TIMEOUT 
  232.   */  
  233. NOR_Status NOR_WriteBuffer(uint16_t* pBuffer, uint32_t WriteAddr, uint32_t NumHalfwordToWrite)  
  234. {  
  235.   NOR_Status status = NOR_ONGOING;   
  236.   do  
  237.   {  
  238.     /*!< Transfer data to the memory */  
  239.     status = NOR_WriteHalfWord(WriteAddr, *pBuffer++);  
  240.     WriteAddr = WriteAddr + 2;  
  241.     NumHalfwordToWrite--;  
  242.   }  
  243.   while((status == NOR_SUCCESS) && (NumHalfwordToWrite != 0));  
  244.     
  245.   return (status);   
  246. }  
  247. /** 
  248.   * @brief  Writes a half-word buffer to the FSMC NOR memory. This function  
  249.   *         must be used only with S29GL128P NOR memory. 
  250.   * @param  pBuffer: pointer to buffer.  
  251.   * @param  WriteAddr: NOR memory internal address from which the data will be  
  252.   *         written. 
  253.   * @param  NumHalfwordToWrite: number of Half words to write. 
  254.   *         The maximum allowed value is 32 Half words (64 bytes). 
  255.   * @retval NOR_Status: The returned value can be: NOR_SUCCESS, NOR_ERROR 
  256.   *         or NOR_TIMEOUT 
  257.   */  
  258. NOR_Status NOR_ProgramBuffer(uint16_t* pBuffer, uint32_t WriteAddr, uint32_t NumHalfwordToWrite)  
  259. {  
  260.   uint32_t lastloadedaddress = 0x00;  
  261.   uint32_t currentaddress = 0x00;  
  262.   uint32_t endaddress = 0x00;  
  263.   /*!< Initialize variables */  
  264.   currentaddress = WriteAddr;  
  265.   endaddress = WriteAddr + NumHalfwordToWrite - 1;  
  266.   lastloadedaddress = WriteAddr;  
  267.   /*!< Issue unlock command sequence */  
  268.   NOR_WRITE(ADDR_SHIFT(0x00555), 0x00AA);  
  269.   NOR_WRITE(ADDR_SHIFT(0x02AA), 0x0055);    
  270.   /*!< Write Write Buffer Load Command */  
  271.   NOR_WRITE(ADDR_SHIFT(WriteAddr), 0x0025);  
  272.   NOR_WRITE(ADDR_SHIFT(WriteAddr), (NumHalfwordToWrite - 1));  
  273.   /*!< Load Data into NOR Buffer */  
  274.   while(currentaddress <= endaddress)  
  275.   {  
  276.     /*!< Store last loaded address & data value (for polling) */  
  277.     lastloadedaddress = currentaddress;  
  278.    
  279.     NOR_WRITE(ADDR_SHIFT(currentaddress), *pBuffer++);  
  280.     currentaddress += 1;   
  281.   }  
  282.   NOR_WRITE(ADDR_SHIFT(lastloadedaddress), 0x29);  
  283.     
  284.   return(NOR_GetStatus(Program_Timeout));  
  285. }  
  286. /** 
  287.   * @brief  Reads a half-word from the NOR memory.  
  288.   * @param  ReadAddr: NOR memory internal address to read from. 
  289.   * @retval Half-word read from the NOR memory 
  290.   */  
  291. uint16_t NOR_ReadHalfWord(uint32_t ReadAddr)  
  292. {  
  293.   NOR_WRITE(ADDR_SHIFT(0x00555), 0x00AA);   
  294.   NOR_WRITE(ADDR_SHIFT(0x002AA), 0x0055);    
  295.   NOR_WRITE((Bank1_NOR2_ADDR + ReadAddr), 0x00F0 );  
  296.   return (*(__IO uint16_t *)((Bank1_NOR2_ADDR + ReadAddr)));  
  297. }  
  298. /** 
  299.   * @brief  Reads a block of data from the FSMC NOR memory. 
  300.   * @param  pBuffer: pointer to the buffer that receives the data read from the  
  301.   *         NOR memory. 
  302.   * @param  ReadAddr: NOR memory internal address to read from. 
  303.   * @param  NumHalfwordToRead : number of Half word to read. 
  304.   * @retval None 
  305.   */  
  306. void NOR_ReadBuffer(uint16_t* pBuffer, uint32_t ReadAddr, uint32_t NumHalfwordToRead)  
  307. {  
  308.   NOR_WRITE(ADDR_SHIFT(0x0555), 0x00AA);  
  309.   NOR_WRITE(ADDR_SHIFT(0x02AA), 0x0055);  
  310.   NOR_WRITE((Bank1_NOR2_ADDR + ReadAddr), 0x00F0);  
  311.   for(; NumHalfwordToRead != 0x00; NumHalfwordToRead--) /*!< while there is data to read */  
  312.   {  
  313.     /*!< Read a Halfword from the NOR */  
  314.     *pBuffer++ = *(__IO uint16_t *)((Bank1_NOR2_ADDR + ReadAddr));  
  315.     ReadAddr = ReadAddr + 2;   
  316.   }    
  317. }  
  318. /** 
  319.   * @brief  Returns the NOR memory to Read mode. 
  320.   * @param  None 
  321.   * @retval NOR_SUCCESS 
  322.   */  
  323. NOR_Status NOR_ReturnToReadMode(void)  
  324. {  
  325.   NOR_WRITE(Bank1_NOR2_ADDR, 0x00F0);  
  326.   return (NOR_SUCCESS);  
  327. }  
  328. /** 
  329.   * @brief  Returns the NOR memory to Read mode and resets the errors in the NOR  
  330.   *         memory Status Register.   
  331.   * @param  None 
  332.   * @retval NOR_SUCCESS 
  333.   */  
  334. NOR_Status NOR_Reset(void)  
  335. {  
  336.   NOR_WRITE(ADDR_SHIFT(0x00555), 0x00AA);   
  337.   NOR_WRITE(ADDR_SHIFT(0x002AA), 0x0055);   
  338.   NOR_WRITE(Bank1_NOR2_ADDR, 0x00F0);   
  339.   return (NOR_SUCCESS);  
  340. }  
  341. /** 
  342.   * @brief  Returns the NOR operation status. 
  343.   * @param  Timeout: NOR progamming Timeout 
  344.   * @retval NOR_Status: The returned value can be: NOR_SUCCESS, NOR_ERROR 
  345.   *         or NOR_TIMEOUT 
  346.   */  
  347. NOR_Status NOR_GetStatus(uint32_t Timeout)  
  348. {   
  349.   uint16_t val1 = 0x00, val2 = 0x00;  
  350.   NOR_Status status = NOR_ONGOING;   
  351.   uint32_t timeout = Timeout;  
  352.   /*!< Poll on NOR memory Ready/Busy signal ----------------------------------*/  
  353.   while((GPIO_ReadInputDataBit(GPIOD, GPIO_Pin_6) != RESET) && (timeout > 0))   
  354.   {  
  355.     timeout--;  
  356.   }  
  357.   timeout = Timeout;  
  358.     
  359.   while((GPIO_ReadInputDataBit(GPIOD, GPIO_Pin_6) == RESET) && (timeout > 0))     
  360.   {  
  361.     timeout--;  
  362.   }  
  363.     
  364.   /*!< Get the NOR memory operation status -----------------------------------*/  
  365.   while((Timeout != 0x00) && (status != NOR_SUCCESS))  
  366.   {  
  367.     Timeout--;  
  368.     /*!< Read DQ6 and DQ5 */  
  369.     val1 = *(__IO uint16_t *)(Bank1_NOR2_ADDR);  
  370.     val2 = *(__IO uint16_t *)(Bank1_NOR2_ADDR);  
  371.     /*!< If DQ6 did not toggle between the two reads then return NOR_Success */  
  372.     if((val1 & 0x0040) == (val2 & 0x0040))   
  373.     {  
  374.       return NOR_SUCCESS;  
  375.     }  
  376.     if((val1 & 0x0020) != 0x0020)  
  377.     {  
  378.       status = NOR_ONGOING;  
  379.     }  
  380.     val1 = *(__IO uint16_t *)(Bank1_NOR2_ADDR);  
  381.     val2 = *(__IO uint16_t *)(Bank1_NOR2_ADDR);  
  382.       
  383.     if((val1 & 0x0040) == (val2 & 0x0040))   
  384.     {  
  385.       return NOR_SUCCESS;  
  386.     }  
  387.     else if((val1 & 0x0020) == 0x0020)  
  388.     {  
  389.       return NOR_ERROR;  
  390.     }  
  391.   }  
  392.   if(Timeout == 0x00)  
  393.   {  
  394.     status = NOR_TIMEOUT;  
  395.   }   
  396.   /*!< Return the operation status */  
  397.   return (status);  
  398. }  
  399. /** 
  400.   * @} 
  401.   */  
  402. /** 
  403.   * @} 
  404.   */  
  405. /** 
  406.   * @} 
  407.   */  
  408. /** 
  409.   * @} 
  410.   */  
  411. /** 
  412.   * @} 
  413.   */    
  414. /******************* (C) COPYRIGHT 2010 STMicroelectronics *****END OF FILE****/  
 本文转自emouse博客园博客,原文链接:http://www.cnblogs.com/emouse/archive/2011/01/05/2198192.html,如需转载请自行联系原作者

版权声明:本文内容由阿里云实名注册用户自发贡献,版权归原作者所有,阿里云开发者社区不拥有其著作权,亦不承担相应法律责任。具体规则请查看《阿里云开发者社区用户服务协议》和《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容,填写侵权投诉表单进行举报,一经查实,本社区将立刻删除涉嫌侵权内容。

相关文章
1102 教超冠军卷(JAVA)
“教育超市”是拼题 A 系统的一个衍生产品,发布了各种试卷和练习供用户选购。在试卷列表中,系统不仅列出了每份试卷的单价,还显示了当前的购买人次。本题就请你根据这些信息找出教育超市所有试卷中的销量(即购买人次)冠军和销售额冠军。
7 0
java内部类——静态内部类
java内部类——静态内部类
10 0
java72-GUL流式布局管理器
java72-GUL流式布局管理器
28 0
java图片压缩工具类
java图片压缩工具类
409 0
Netbeans 8发布 支持Java 8
和Java8同步发布的是Oracle的NetBeansIDE 8。NetBeans IDE 8.0 提供了现成的代码分析器和编辑器,可在其中使用最新的 Java 8 技术 -- Java SE 8、Java SE 嵌入式 8 和 Java ME 嵌入式 8。IDE 还具备一系列新的增强功能,这些功能进一步改进了对 Maven 以及带 PrimeFaces 的 Java EE 的支持;提供了面向 HTML5 的全新工具,尤其适用于 AngularJS;还有针对 PHP 和 C/C++ 支持的改进。
129 0
JAVA虚拟机 自动内存管理机制(一)
运行时数据区域 java虚拟机在执行java程序的过程中会把他所管理的内存划分为若干个不同数据区域。有的区域随着虚拟机进程的启动而存在,而有的区域依赖用户的线程的启动与结束而建立和销毁。java虚拟机所管理的内存主要包括以下几个运行时的数据区域。
1890 0
Java并发框架——同步状态的管理
整个AQS框架核心功能都是围绕着其32位整型属性state进行,一般可以说它表示锁的数量,对同步状态的控制可以实现不同的同步工具,例如闭锁、信号量、栅栏等等。
1083 0
我的Java开发学习之旅------>工具类:Java获取字符串和文件进行MD5值
ps:这几天本人用百度云盘秒传了几部大片到云盘上,几个G的文件瞬秒竟然显示“上传成功”!这真让我目瞪口呆,要是这样的话,那得多快的网速,这绝对是不可能的,也许这仅是个假象。
1253 0
文章
问答
文章排行榜
最热
最新
相关电子书
更多
低代码开发师(初级)实战教程
立即下载
阿里巴巴DevOps 最佳实践手册
立即下载
冬季实战营第三期:MySQL数据库进阶实战
立即下载