[翻译] ClockView 时钟

简介:

ClockView 时钟

https://github.com/nacho4d/ClockView

Overview

ClockView is s simple class that will simulate an analog (or wall like) clock. ClockView makes use of various CALayers so it needs CoreAnimation (add QuartzCore.framework)

ClockView是一个简单的类用来模拟模拟时钟的。ClockVIew使用了不同的CALayer,所以需要引用CoreAnimation框架。

How to use

It can be initialized with the default style:

他可以使用默认的方式来初始化:

ClockView *clockView = [[ClockView alloc] initWithFrame:CGRectMake(0, 320, 100, 100)];
[aView addSubview:clockView];
[clockView start];
... do your thing here :)
[clockView stop];
[clockView release];

Or it can be customized:

或者可以被定制:

ClockView *clockView = [[ClockView alloc] initWithFrame:CGRectMake(-15, 0, 350, 350)];
[clockView setClockBackgroundImage:[UIImage imageNamed:@"clock-background.png"].CGImage];
[clockView setHourHandImage:[UIImage imageNamed:@"clock-hour-background.png"].CGImage];
[clockView setMinHandImage:[UIImage imageNamed:@"clock-min-background.png"].CGImage];
[clockView setSecHandImage:[UIImage imageNamed:@"clock-sec-background.png"].CGImage];
[self.view addSubview:clockView];
[clockView start];
... do your thing here :)
[clockView stop];
[clockView release];

Example of ClockView. Big: Customized style, Small: Default style"

 

 

 

目录
相关文章
|
6月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
189 2
|
3月前
|
存储 XML 前端开发
GIGE 协议摘录 —— 引导寄存器(四)(上)
GIGE 协议摘录 —— 引导寄存器(四)
41 1
|
3月前
GIGE 协议摘录 —— 引导寄存器(四)(中)
GIGE 协议摘录 —— 引导寄存器(四)
41 1
|
3月前
GIGE 协议摘录 —— 引导寄存器(四)(下)
GIGE 协议摘录 —— 引导寄存器(四)
40 1
|
2月前
|
存储 安全 Linux
高分辨率定时器和动态时钟设计笔记 【ChatGPT】
高分辨率定时器和动态时钟设计笔记 【ChatGPT】
|
5月前
|
移动开发
技术好文:stm32寄存器版学习笔记06输入捕获(ETR脉冲计数)
技术好文:stm32寄存器版学习笔记06输入捕获(ETR脉冲计数)
220 0
|
6月前
|
IDE 编译器 C语言
【C++】使用g++指令控制【翻译】各个过程
【C++】使用g++指令控制【翻译】各个过程
|
6月前
|
芯片 开发者
单片机中时钟分析与快速读懂时序图的方法
单片机中时钟分析与快速读懂时序图的方法
161 0
|
算法 异构计算
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
307 0
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench