虽然晚于预期发布时间，但外围组件互连特别兴趣组（PCI-SIG）终于发布了PCIe 4.0规范，该规范旨在描述在个人计算机与服务器中通过PCI Express I/O总线连接设备的具体技术要求。
行业联盟主席兼总裁Al Yanes在其博客中表示：“PCIe 4.0规范的交付对于我们的规范库而言是一项重要补充，因为该规范能够提供高性能的数据传输速率，每秒可达16 GT与灵活的通道宽度配置，并且能够继续满足业界有关低功耗的要求。”
首次于2011年公布的版本4.0将PCIe 3.0（推出于2010年）的可用数据传输速率提高了一倍。而其中改进的部分具体包括通道容限（允许产品工程师评估给定系统中可用的电子容限），减少延迟，RAS功能（可靠性、可用性、可服务型）以及更强大的I/O虚拟化与平台集成。
PCI 4.0与PCI 3.0之间七年的间隔时间催生了其他的数据传输计划。其中的代表即是CCIX（全称为Cache Coherent Interconnect for Accelerators），其他成员还有AMD、ARM、博通、IBM、美光、高通、红帽、德州食品与赛灵思等 。
该服务器规范联盟在今年8月宣布其能够以25 Gbps的速率传输数据，比PCIe 3.0快三倍，该传输速率也高于目前新推出的标准——PCIe 4.0。
互连
另一互连组OpenCAPI声称也能实现同样的传输速率水平。
PCI-SIG或许能够通过加速其交付时间以避免被其他成员超越。据悉，于今年6月公布的PCIe 5.0能够达到每秒32 GT的传输速率，并计划将在未来两年内完成交付，即2019年第二季度。
再次加倍的PCI Express数据传输速率将可能惠及各种现代工作负载，具体包括机器学习、游戏与图像处理——其中大量数据需要通过I/O通道传输。
Yanes在答复记者采访的邮件里解释称：“由于我们改进了该规范的开发过程，以尽量减少审查周期从而减少延迟，而这也正是PCI-SIG能够提高版本5.0传输速率的原因。”
Yanes同时表示，整个执行流程当中的一大改变，在于对早期规范版本中的审查流程作出改变。
另外，Yanes解释道：“此外，归功于经过改良的芯片设计流程、关键功能的增强与在PCIe 4.0中提出的面向未来的架构设计，PCIe 5.0规范的架构已经完成。然而也正是因为如此，我们才能够实现加速成效。”
Yanes提及了几项在版本3.0与4.0开发过程中所面临的挑战，包括协议改进、通道容限与每秒16 GT支持技术。
然而，Yanes表示版本5.0的改变将主要集中于提升数据传输速度。“PCIe协议通过扩展标签与信用额度现已能够支持更快的速度，而如今业界的运行频率也已达到了28 GHz / 56 GHz。所以我们将利用目前行业中的现有技术，并将会考虑采用新材料（Megtron 6）与新型连接器以完成PCIe 5.0。”
IBM公司的POWER9处理器预计将于今年推出，据称其将会是第一款采用PCIe 4.0的处理器。英特尔方面于上个月展示了其即将推出的10纳米Falcon Mesa FPGA，而该产品也将具备PCIe 4.0接口。
尽管关于PCIe 4.0有更多信息指待跟进，但由于PCIe 5.0即将面世，所以估计企业与PCI-SIG之间不会就PCIe 4.0而建立长期合作关系。
原文发布时间为： 2017年10月27日
本文作者:孙博
本文来自云栖社区合作伙伴“至顶网”，了解相关信息可以关注。
