一直以来，龙蜥社区在 RISC-V 生态建设中持续投入，并积极贡献上游社区。多位龙蜥社区成员在 RISC-V 国际基金会担任主席/副主席角色，与来自阿里云、阿里达摩院、中兴通讯、浪潮信息、中科院软件所、北京开源芯片研究院、字节跳动、Google、 MIT、Akeana 等企业的专家共同推动基金会 Data Center SIG 的运作及相关标准的制定。
（图/Data Center SIG 7月月会分享）
8 月 1 日，RISC-V 基金会 Data Center SIG 月度会议于线上召开，来自阿里云、中兴通讯、字节跳动、Google、Rivos、RISC-V 国际基金会等企业的宋卓、郭任、贾云翔、Snehasish、Beeman、Rafael 等 16 位委员及代表参会。本次会议由宋卓先生主持，围绕 RISC-V在异构系统中实现共享队列提出的 AIOE 和 GIPC 拓展进行讨论。
在 Data Center SIG 选举中，中兴通讯、龙蜥社区 RISC-V SIG 成员贾云翔当选副主席。会上，宋卓邀请贾云翔做了自我介绍。贾云翔表示："非常荣幸担任此职。我在中兴通讯长期负责数据中心软件生态系统的建设，深耕 ARM 架构相关工作多年，积累了丰富的性能优化经验。未来，期待将自身经验转化为 RISC-V 生态的养分，与 SIG 成员协同攻关数据中心技术难题，共同推动该架构在该领域的商业化落地。"
随后，来自阿里巴巴达摩院、龙蜥社区 RISC-V SIG co-maintainer 郭任详细介绍了面向共享队列的 AIOE 和 GIPC 提案，以及对应的参考模型实现（包括 QEMU 实现和测试用例）。在当前计算时代，为提升整体计算效率，不同领域的计算任务需分配至专用硬件处理，例如将深度学习任务卸载到 TPU/NPUs/GPGPUs，数据流处理任务交由 DPU 处理。在此背景下，在异构系统中实现高效协同成为行业关注的突出焦点，这推动了多项技术进步，像 PCI-e 5.0 和 CXL 2.0 引入了可延迟内存写入（DWMr）TLP，Armv8.7/9.2 纳入了用于 64 字节原子 I/O 入队操作的 ST64B 指令，x86 架构实现了功能类似的 ENQCMD 指令，这些创新共同降低了控制延迟并优化了系统资源利用。而 RISC-V 架构为适应这一技术发展态势，需要进行相应的扩展以应对异构系统协同等挑战。
为助力 RISC-V 适应技术发展，郭任提出了 Atomic I/O Enqueue（AIOE）扩展及虚拟化相关方案。AIOE 扩展针对 RV64 ISA 设计，包含一个 PMA 定义、两条用户态指令、两条特权态指令、一个特权态控制状态寄存器和两个环境控制位，用于实现共享硬件队列的 I/O 入队操作，其中 UENQ.64B 指令能进行 64 字节原子 I/O 存储，CSR_SUENQ 寄存器可替换 UENQ.64B 存储数据的最低位作为地址空间 ID，AIOE PMA 则定义了 UENQ.64B 目标地址属性以保障安全性。在虚拟化方面，通过相关控制位（如 CSR_MENVCFG.SUENQ、CSR_HENVCFG.SUENQ）等实现 AIOE 与虚拟化的结合，以适应虚拟化场景下的需求。这些扩展和方案有助于 RISC-V 在异构计算环境中提升性能，优化资源利用，更好地融入当前技术发展趋势。
会议上还重点讨论了下一步推进流程问题。来自 RISC-V 国际基金会的 Rafael，就后续是否要正式提案成为任务组（TG）还是仅作为数据中心 SIG 内部跟进讨论。对此，郭任和宋卓表示，后续会在 Data Center SIG 成立和孵化 SHWQ TG (Shared Hardware Work Queue Task Group) ，用于推进 RISC-V 的共享硬件队列技术标准的发展，譬如：AIOE、GIPC 等扩展。Rafael 表示会发邮件提供相关的指引，详细说明具体步骤。
—— 完 ——
