Emerson Ovation™ I/O 输入/输出模块

简介: Emerson 的 Ovation™ 控制技术通过模块化、插入式组件以及内置容错和诊断功能,确保了长期的过程可靠性和可扩展性。I/O 模块可转换和创建信号,实现多种功能,并包括专用变体。标准化装配降低了维护和备件成本。单点 DIN 导轨安装和集成式连接器简化了安装过程,无需布线。模块通过软件进行配置,功耗低,并具有电子 ID,便于识别。冗余电源确保了可靠性,而热插拔模块和标准化指示灯则方便了维护。紧凑型基本单元最多可容纳四个 I/O 模块,不仅减少了占地面积,而且便于安装和更换。I/O 模块(包括数字、模拟和现场总线类型)可以热插拔,无需中断系统。

简介

Emerson 的 Ovation™ 控制技术旨在支持长期过程可靠性和可扩展性。

通过模块化插件组件,Ovation I/O 可提供具有内置容错和系统诊断功能的嵌入式高级控制应用。

凭借其固有的灵活性,Ovation I/O 模块可转换输入信号并创建输出信号,从而实现多种功能。此外,还提供专用的 I/O 模块。

简化维护

标准化的装配方式简化了维护工作,降低了备件库存成本。

单点 DIN 导轨紧固使安装和配置更加快捷方便。内置连接器省去了电源和通信布线。

Ovation I/O 模块可通过软件进行配置,因此无需跳线或指轮。先进的电子设备还具有低功耗的特点。

特点

模块化、插入式组件支持长期工艺可靠性

通过单点 DIN 导轨固定,可快速、轻松地安装和配置模块

内置连接器消除了电源和通信布线

电子 ID 可识别模块类型、组别、序列号和修订版

更少的模块样式可降低备件库存成本

冗余电源确保系统可靠性

热插拔 "简化了系统维护

标准化状态指示器提供彩色编码诊断信息

远程 Ovation I/O 为将 I/O 模块分配到整个工厂的战略位置提供了一种灵活、经济高效的方法

Ovation 输入/输出架构

底座

Ovation 包装通过使用通过 DIN 导轨连接到安装板的底座单元来减少系统的占地面积;

这些底座单元可容纳四个独立的任何样式的 Ovation I/O 模块。这种方法便于安装、移动或更换单个底座单元,从而简化了维护工作。

基本单元的功能包括:

.现场接线端子,可接受两个 14 AWG 或一个 12 AWG 接头

.底座内置 I/O 总线通信功能

.I/O 模块可按位置自动寻址

.I/O 模块可安装在任何位置

.I/O 模块冗余配电

.I/O 基座无需互连电缆

.底座中内置备用保险丝座和条规

底座单元的高强度塑料外壳可保护背板,拆卸模块时仅露出连接器。

I/O 模块

I/O 模块包括一个电子模块和一个个性模块或空腔插件。I/O 模块将现场信号转换成数据并发送给控制器。

电子模块包括数字和模拟输入和输出模块、触点输入、RTD 输入、脉冲累加器/计数器、HART 输入和输出模块、

FOUNDATION 现场总线、Profibus、DeviceNet、以太网和串行链路控制器模块。

I/O 模块具有多种保护功能,包括:

.信号调节是浪涌抵御功能的一部分,可消除电压 “尖峰”,保护电子设备

.保险丝可在现场设备线路短路时保护电路

每个模块均可 “热插拔”,无需中断系统电源或使用机械工具即可拆卸和更换。

标准 Ovation 系统配置允许本地配置最多 128 个 I/O 模块。

这种模块化方法减少了装配要求,提供了紧凑统一的结构,从而简化了维护工作。

控制器输入/输出功能

Ovation 控制器支持多种不同组合的 I/O 功能,包括

.连接 Ovation I/O 的硬件 I/O 接口

.Q-Line I/O 加上模拟 I/O 形式的软件 I/O

.虚拟 I/O 通常由 OEM 模型和系统提供

Ovation I/O 有两种实施方法:控制器内的本地实施和远离控制器的远程实施。

远程 I/O 为在整个工厂内分配 I/O 提供了一种方法。

相关文章
|
6月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
176 7
|
6月前
|
C语言 开发者
嵌入式系统中的GPIO(通用输入/输出)编程
嵌入式系统中的GPIO(通用输入/输出)编程
204 0
|
6月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
195 2
|
6月前
|
算法 5G 数据处理
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
104 0
|
6月前
|
存储
STM32F103标准外设库——GPIO 输入、输出 (五)
STM32F103标准外设库——GPIO 输入、输出 (五)
384 0
STM32F103标准外设库——GPIO 输入、输出 (五)
|
6月前
|
算法 异构计算 索引
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
112 1
|
算法 测试技术 开发工具
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
136 0
|
3月前
|
人工智能 数据处理
HITACHI LYA010A 输入输出模块
LYA010A是HITACHI的PLC输入输出模块。处理数字信号(开关量,1/0)和模拟信号(电压/电流,如4-20mA、0-10V)。数字模块转换开关信号至TTL标准,而模拟模块将连续变化的信号转换为数字信号供CPU处理。提供DI、DO、AI、AO类型,支持24V数字信号与电压、电流模拟信号。输出模块放大信号以驱动外部负载,如继电器和电磁阀。具备抗干扰能力和适应工业现场信号需求。
|
6月前
|
算法 异构计算
m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件
m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件
77 5
|
存储 算法 测试技术
m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件
114 0