组合逻辑电路( Combinational Logic Circuit)知识点总结-2
https://developer.aliyun.com/article/1508368
九、加法器
1.串行进位加法器（Serial Carry Adder）
两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化作若干步加法运算进行的，因此，加法器是构成算术运算器的基本单元。
1位加法器（半加器Half Adder）
如果不考虑有来自低位的进位将两个1位二进制数相加，称为半加，实现半加运算的电路称为半加器。 
全加器(Full Adder)
在将两个多位二进制相加时，除了最低位以外，每一位都应该考虑来自低位的进位， 即将两个对应位的加数和来自低位的进位3个数相加，所用的电路称为全加电路。
多位加法器
两个多位数相加时每一位都是带进位相加的，因而必须使用全加器，依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI得到全加器，因每一位的相加结果都必须等到低一位的进位以后才能建立，因此这种结构的电路也称为串行进位加法器（或称行波进位加法器）
2.超前进位加法器（Carry Look ahead）
与串行进位加法器不同的是不需要等待低一位发送数据
十、数值比较器 Comparator
在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就成为数值比较器。
1.一位数值比较器
2.多位数值比较器
比较多位数大小时，必须自高而低的逐位比较，而且只有在高位相等时，才需要比较低位。
十一、可编程逻辑器件
逻辑功能的特点将数字集成电路分类
- 通用集成电路
- 专用集成电路ASIC(application-specific integrated circuit)
- 可编程逻辑器件（Programmable Logic Device,简称PLD)
PLD是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定
特点
- 提高了集成度
- 加快了电子系统的设计速度
- 高性能
- 高可靠性
- 成本低
现场可编程逻辑阵列（Programmable Logic Array,简称为PLA)
十二、组合逻辑电路中的竞争-冒险现象
多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，往往导致出现一些不正确的尖峰脉冲信号，这些尖峰信号也称为"毛刺" 我们将门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。
由于竞争而在电路输出端可能产生尖峰脉冲的现象就称为竞争-冒险。
冒险
- 静态冒险
- 功能冒险
- 逻辑冒险
- 动态冒险
1.竞争冒险之间的关系
- 有竞争不一定存在冒险，如果输出端没有干扰脉冲，就不会产生冒险
- 冒险一定存在竞争，冒险是竞争的结果
- 如果电路仅仅存在竞争而没有冒险，对电路来讲没有任何影响，可以不处理
- 如果产生冒险但后续电路对这种现象不敏感，也可以不必处理
- 如果后续电路对这种瞬时干扰脉冲有影响，就需要采取措施消除冒险现象
2.竞争-冒险的危害性
使对脉冲敏感的系统出现误动作
3.竞争-冒险的判别方法
代数法：分析输入变量的取值情况，看是否存在某些输入变量的特定 取值使表达式出现Y=AA或者Y=AA'
卡诺图法：由卡诺图上包围圈的相对位置，判别是否存在冒险的现象
利用EDA软件进行时序仿真
4.竞争-冒险的消除方法
接入滤波电容：
由于竞争冒险而产生的尖峰脉冲一般都很窄，所以只要再输出端并联一个很小的滤波电容Cf，就可以削弱尖峰脉冲的幅度至阈值电压以下。
引入选通脉冲：
因为冒险发生在输入信号的瞬间，因此可以采用选通脉冲，在输入信号发生变化的瞬间不输出。
修改逻辑设计：
之所以产生冒险，是因为逻辑函数表达式中没有包含由不变变量组成的乘积项， 因此可以在逻辑函数表达式中增加所有的冗余项
