TCL管理Vivado工程

简介: TCL管理Vivado工程


TCL管理Vivado工程

工程结构

1. 项目目录

  • config: 配置文件、coe文件等。
  • doc: 文档
  • fpga: 最后恢复的fpga工程目录
  • ip: ip文件
  • mcs: bit流文件等,方便直接使用
  • src: .v、.vh等源文件
  • tcl: 用来恢复工程的tcl脚本

2. 导出脚本文件

通过TCL Console 将目录切换到tcl目录。

  1. 生成新建工程tcl脚本
    在TCL Console执行
write_project_tcl -use_bd_files {./project.tcl}
  1. 如果工程有bd文件,生成对应的tcl脚本用于恢复工程。
    ( 需要打开对应的bd文件,不打开会找不到)
write_bd_tcl -no_ip_version {./bd.tcl}
  1. 如果有多个bd文件,需要依次打开然后执行上述指令。
    -no_ip_version选项用于去除IP的版本信息,方便工程在高版本vivado中打开的情况。
  2. 生成IP文件脚本
write_ip_tcl [get_ips ETH_RX_FIFO] {./ip.tcl}
  1. 这里采用将原工程中ip的xci文件直接拷贝到ip目录中的方式。
  2. 添加仿真文件和约束文件将原工程的源文件、仿真文文件、约束文件拷贝到src目录下。
  • vcode中存放源文件
  • xdc中存放约束文件

3. 修改TCL脚本

3.1 project.tcl

  1. 修改工程路径
set origin_dir "."
修改为
set origin_dir [ file dirname [ info script ] ]
  1. 修改_xil_proj_name_即可更改工程名字
set _xil_proj_name_ "promanagement"
  1. 修改恢复后工程的存放路径( 这里希望生成的工程在fpga目录下)
# Create project
create_project ${_xil_proj_name_} ./${_xil_proj_name_} -part xc7z020clg484-1
修改为
create_project ${_xil_proj_name_} ../fpga/${_xil_proj_name_} -part xc7z020clg484-1
  1. 修改block design相关的配置
set files [list \
 [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/bd/system/system.bd" ]\
 [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/bd/system/hdl/system_wrapper.v" ]\
 [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/new/top.v" ]\
]
set imported_files [import_files -fileset sources_1 $files]
# Set 'sources_1' fileset file properties for remote files
# None
# Set 'sources_1' fileset file properties for local files
set file "system/system.bd"
set file_obj [get_files -of_objects [get_filesets sources_1] [list "*$file"]]
set_property -name "registered_with_manager" -value "1" -objects $file_obj
修改为
# Create block design
source $origin_dir/bd.tcl
# Generate the wrapper
set design_name [get_bd_designs]
make_wrapper -files [get_files $design_name.bd] -top -import
set files [list \
    [file normalize "${origin_dir}/../src/vcode/top.v" ]\
]
set imported_files [import_files -fileset sources_1 $files]
  1. 修改v文件配置
    在上一步的修改内容中实际上已经进行了配置
  2. 修改ip文件配置
set files [list \
 [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0.xci" ]\
]
修改为
set files [list \
 [file normalize "${origin_dir}/../ip/clk_wiz_0/clk_wiz_0.xci" ] \
]
  1. 修改约束文件配置
set file "new/top.xdc"
set file_obj [get_files -of_objects [get_filesets constrs_1] [list "*$file"]]
set file "[file normalize "$origin_dir/../../promanagement/promanagement.srcs/constrs_1/new/top.xdc"]"
修改为
set file "xdc/top.xdc"
set file_obj [get_files -of_objects [get_filesets constrs_1] [list "*$file"]]
set file "[file normalize "$origin_dir/../src/xdc/top.xdc"]"

3.2 bd.tcl

set list_projs [get_projects -quiet]
if { $list_projs eq "" } {
   create_project project_1 myproj -part xc7z020clg484-1
}
注释掉

4. 工程恢复

source project.tcl
相关文章
|
存储 缓存 测试技术
ZYNQ-AXI Interconnect IP介绍
ZYNQ-AXI Interconnect IP介绍
3478 0
ZYNQ-AXI Interconnect IP介绍
|
网络性能优化
【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)
【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)
【AXI】解读AXI协议的额外信号(QOS信号,REGION信号,与USER信号)
|
传感器 自动驾驶 算法
SLAM:SLAM(即时定位与地图构建)的简介、发展、案例应用之详细攻略
SLAM:SLAM(即时定位与地图构建)的简介、发展、案例应用之详细攻略
|
11月前
|
算法 数据中心 云计算
Xilinx IP 10Gigabit Ethernet Subsystem IP接口的详细说明
总的来说,Xilinx的10Gigabit Ethernet Subsystem IP是一个强大的,灵活的和高效的解决方案,它使得设计者能够快速、准确、高效地实现10Gbps的以太网连接。
756 25
|
数据处理 API 流计算
XDMA与FPGA:高效数据传输的艺术
XDMA(Xilinx's DMA/Bridge Subsystem for PCI Express)是Xilinx推出的一种高效数据传输引擎,专为PCIe总线设计。通过封装PCIe协议,XDMA提供简化的API接口,支持Scatter-Gather DMA和Block DMA模式,特别适用于高性能计算、实时视频处理和大数据分析等领域的数据传输。XDMA通过链表传输和高效的PCIe接口,减少了主机CPU的负担,提高了数据传输效率。AXI4和AXI4-Stream接口进一步增强了XDMA与FPGA的协同工作能力,使其在现代计算系统中发挥重要作用。
|
存储 芯片 SoC
ZYNQ程序固化
ZYNQ程序固化
|
异构计算
Vivado初体验LED工程 2
Vivado初体验LED工程
1940 0
|
开发工具 异构计算 内存技术
FPGA启动加载过程详解
FPGA启动加载过程详解
1943 0
|
存储 安全 开发工具
【ZYNQ】基于 BRAM 的 PS 与 PL 数据交互
【ZYNQ】基于 BRAM 的 PS 与 PL 数据交互
1833 0
深入理解AMBA总线(十四)AXI Ordering Model、非对齐访问等
深入理解AMBA总线(十四)AXI Ordering Model、非对齐访问等
2869 1

热门文章

最新文章

下一篇
开通oss服务