013.Makefile

Makefiel 编写

我们之前其实已经写过一些makefile了，只是没有具体介绍，本篇博客就详细的介绍一下Makefile。

Makefiel 编写

我们之前其实已经写过一些makefile了，只是没有具体介绍，本篇博客就详细的介绍一下Makefile。

使用C、C++编写可执行程序，首先要把源文件编译成中间代码文件，Linux下是 .o 文件，就是 Object File，这个动作叫做编译。然后再把大量的 .o文件合成执行文件，这个动作叫作链接。

一个项目，拥有成百上千的源程序文件，编译链接这些源文件都是由规则的，Makefile闪亮登场！Makefile确定整个工程的编译规则,只需要一个make命令，就可以实现“自动化编译”。make是一个解释makefile中指令的命令工具，一般来说，大多数的IDE都有这个命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。

Make 工作原理

一个项目的规则：

1）如果这个工程没有编译过，那么我们的所有C文件都要编译并被链接。

2）如果这个工程的某几个C文件被修改，那么我们只编译被修改的C文件，并链接目标程序。

3）如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的C文件，并链接目标程序。

只要我们的Makefile写得够好，我们只用一个make命令就可以完成，make命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。

Makefile的规则:

target … : prerequisites …

command

…

…

target也就是一个目标文件，可以是Object File，也可以是执行文件。还可以是一个标签（Label），对于标签这种特性，暂不叙述。

prerequisites就是，要生成那个target所需要的文件或是目标。

command也就是make需要执行的命令。（任意的Shell命令）

这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在command中。说白一点就是说，prerequisites中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行。这就是Makefile的规则。也就是Makefile中最核心的内容。

测试代码：

main：

#include"sayHello.h"
int main(void)
{
  helloWorld();
}

sayHello.h

#pragma once
#include<iostream>
using namespace std;
void helloWorld();

sayHello.cpp

#include"sayHello.h"
void helloWorld()
{
  cout << "Hello World!" << endl;
  cout << "Hello World!!" << endl;
  cout << "Hello World!!!" << endl;
}

问题引出

如果我们还是和在windows下一样直接执行是会出问题的，具体演示我已经在第二十篇博客做了，所以不再详述。

解决方案

为了解决哪些问题，我们就需要用到Makefile了。

Make工作流程

Makefile范例：

hello_demo : main.o sayHello.o                                           
  g++ -o hello_demo main.o sayHello.o                               
sayHello.o : sayHello.cpp sayHello.h                                           
  g++ -c sayHello.cpp                                                
main.o : main.cpp  sayHello.h                                                  
  g++ -c main.cpp                                                    
clean :                                                                  
  rm hello_demo main.o  sayHello.o  

1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。（只能是这两个名字中的一个）

2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“hello_demo”这个文件，并把这个文件作为最终的目标文件。

3、如果hello_demo文件不存在，或是hello_demo所依赖的后面的 .o 文件的文件修改时间要比hello_demo这个文件新，那么，他就会执行后面所定义的命令来生成hello_demo这个文件。

4、如果hello_demo所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性，如果找到则再根据那一个规则生成.o文件。

5、当然，我们的C文件和H文件都存在，于是make会生成 .o 文件，然后再用 .o 文件生命make的终极任务，也就是执行文件hello_demo了。

Make变量

一个Makefile里我们发现经常会由重复的内容，如上面范例中的前两行中的

main.o sayHello.o

如果我们的工程需要加入一个新的[.o]文件，那么我们好几个地方都需要修改原来的makefile。当然，我们的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串，完全可以理解成C语言中的宏。

变量定义: 变量名 = 值 ##使用shell script 的语法

如：

objects = main.o sayHello.o我们上面的makefile 就可以变成:

objects = main.o sayHello.o    
hello_demo : $(objects)                                          
  g++ -o hello_demo $(objects)                              
sayHello.o : sayHello.cpp sayHello.h                                           
  g++ -c sayHello.cpp                                                
main.o : main.cpp  sayHello.h                                                  
  g++ -c main.cpp                                                    
clean :                                                                  
  rm hello_demo $(objects)  

更省事的方式,让Make 自动推导

make很强大，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个[.o]文件后都写上类似的命令，因为，我们的make会自动识别，并自己推导命令。

只要make看到一个[.o]文件，它就会自动的把[.c]文件加在依赖关系中，如果make找到一个main.o，那么hello.c，就会是hello.o的依赖文件。并且 g++ -c main.cpp也会被推导出来，于是，我们的makefile再也不用写得这么复杂。我们的新的makefile又出炉了。

objects = main.o sayHello.o    
hello_demo : $(objects)                                          
  g++ -o hello_demo $(objects)                              
$(objects):sayHello.h
#sayHello.o : sayHello.cpp sayHello.h                                           
# g++ -c sayHello.cpp                                                
#main.o : main.cpp  sayHello.h                                                  
# g++ -c main.cpp                                                    
.PHONY:clean
clean :                                                                  
  rm hello_demo $(objects)  

总结：

大致学习到博主介绍的部分也就足够了，就算在做大项目中，Makefile也不需要我们写。。。

不过想要更深一步了解Makefile的可以看博主下面的内容：

Makefile思维导图：

Makefile工作原理图