Cadence原理图查看PIN总数

简介: Cadence原理图查看PIN总数

硬件工程师工作中经常会遇到要核对layout工作量或者提前评估layout成本的。


这时候就需要我们统计出相关图纸的PIN数。


allegro统计方法以前文章写过了,今天刚好看到以前文章,所以这里再补充下怎样在cadence原理图阶段来查看PIN数。


下面是以前的文章,点击可以直接阅读:


allegro查看板子元器件的pin脚总数


相信很多小伙伴都知道怎么查了,有需要的可以继续往下看,喜欢的也多多支持,谢谢。


今天正文:


第一步,打开工程,然后选中你要统计的工程或者原理图页,右键点击“Edit Object Properties"。

640.png



第二步,点击下方的“Pins”,这样可以切换到PIN的统计上来。


640.png


第三步,点击上方的”pivot",切换显示排版,变成纵向排版。


640.png


第四步,拉动到最后,左下角的数字就是pin数了。


640.png


至此文章结束。


顺道分享一个Cadence17.4的简易查看软件(CadencePCBViewers17.4-2019.exe)

https://www.aliyundrive.com/s/GhiXb5AsaYW 提取码: 7f8e


很久没按以前风格来了,插首欢乐字母歌听听。

image.png

相关文章
|
编解码
STM32:PWM驱动舵机(内含:1.接线原理图/实物图+2.代码部分+3.补充知识部分)
STM32:PWM驱动舵机(内含:1.接线原理图/实物图+2.代码部分+3.补充知识部分)
1517 1
STM32:PWM驱动舵机(内含:1.接线原理图/实物图+2.代码部分+3.补充知识部分)
|
5月前
【AD速成】半小时入门AltiumDesigner之原理图+PCB(三)
【AD速成】半小时入门AltiumDesigner之原理图+PCB(三)
279 1
|
10月前
|
安全 BI
GE Multilin SR469-P5-HI-A20-E 电机管理继电器
GE Multilin SR469-P5-HI-A20-E 电机管理继电器
|
异构计算
实验三 基于FPGA的数码管动态扫描电路设计 quartus/数码管/电路模块设计(上)
实验三 基于FPGA的数码管动态扫描电路设计 quartus/数码管/电路模块设计(上)
944 0
实验三 基于FPGA的数码管动态扫描电路设计 quartus/数码管/电路模块设计(上)
|
传感器 数据采集 物联网
基于小熊派光强传感器BH1750状态机驱动项目升级(带LCD屏显示)
基于小熊派光强传感器BH1750状态机驱动项目升级(带LCD屏显示)
112 0
|
Linux 程序员
Linux驱动入门(6.2)按键驱动和LED驱动 --- 将逻辑电平与物理电平分离
Linux驱动入门(6.2)按键驱动和LED驱动 --- 将逻辑电平与物理电平分离
740 0
|
芯片
立创EDA极速入门(2)——完成一个STM32最小系统板
立创EDA极速入门(2)——完成一个STM32最小系统板
2497 0
【蓝桥杯嵌入式】点亮LED灯,流水灯的原理图解析与代码实现——STM32
【蓝桥杯嵌入式】点亮LED灯,流水灯的原理图解析与代码实现——STM32
792 0