LPDDR4与LPDDR4X介绍01

简介: LPDDR4与LPDDR4X介绍01

开文简单介绍下:

DDR:一般用在桌面PC,笔记本跟服务器;

LPDDR:一般用在手机,平板,轻薄本跟嵌入式电子产品;

GDDR:用在显卡上。


LPDDR4:Low Power Doouble Date Rate 4


一:历史背景:



  • 2014年发布
  • 容量最高达到8GB
  • 性能是LPDDR3的1.2倍
  • 功耗理论可以降低37%


二:封装种类:



272 ball 4通道的FBGA封装

376 ball 4通道X16

144 ball 1 通道的FBGA封装

200 ball x32离散封装

203 ball 离散两通道FBGA封装

432 ball x64 HDI离散封装

324 ball x64 Non HDI离散封装

275 ball MCP两通道FBGA封装

254 ball eMMC MCP两通道FBGA封装

254 ball UFS MCP 两通道FBGA封装

254 ball eMMC MCP 1 通道FBGA封装

总结:就目前各大厂商的产品来看,200ball x32的封装最常用,选型时候注意。


三:信号定义:



最高速率到4266,支持DBI功能


640.png


四:容量:



单通道SDRAM容量最大到16Gb,双通道SDRAM容量最大到32Gb

640.png


五:电源供电:



640.png


六:电平规范:



1.1V High Speed LVCMOS

640.png


七:ZQ Calibration:



校准原因:输出驱动阻抗受制程,温度跟电压的影响,而校准能够提高信号的质量。

手段:硬件通过ZQ脚外接240欧姆1%电阻到VDDQ,而软件通过MPC指令可以初始化ZQ校准。


主要有以下几个:

PU-Cal (Pull-up Calibration VOH Point)

PDDS (Pull Down Drive Strength and Rx Termination)

DQ-ODT (DQ ODT Value)

CA-ODT (CA ODT Value)

640.png



下拉电阻校准

640.png


上拉电阻校准


640.png


DQ-ODT (DQ ODT Value)


简单的来说就是DQ总线的片内终端匹配电阻,特别注意的是,这里的DQ是指DQ,DQS,DMI信号。

DQ从上面的信号列表可以看出是双向信号,按照规范,输出时候高电平可以是VDDQ/2.5或者是VDDQ/3,也就是1.1/2.5=0.44V或者是1.1/3=0.367V。


640.png



CA-ODT (CA ODT Value)


从下图可知,这里的CA是CK_t,CK_c,CS跟CA[5:0]


640.png640.png



LPDDR4X:Low Power Doouble Date Rate 4 Extreme


  • 2017年发布
  • 更大容量:单片容量高达12GB
  • 新型1x nm级别的工艺技术,这种超薄先进封装,在提供超快速度的同时,能够加快多任务处理速度并优化用户体验:性能对比LPDDR4提高15%
  • 功耗理论可以降低17%


从下图可知,LPDDR4X的PIN定义是跟LPDDR4一样的,除了下面。


640.png640.png640.png


参考文档:


Low Power Double Date Rate 4(LPDDR4)—JESD209-4B

Addendum No. 1 to JESD209-4 - Low Power Double Data Rate 4X (LPDDR4X)


相关文章
Cadence原理图查看PIN总数
Cadence原理图查看PIN总数
1867 0
|
10月前
|
人工智能 文字识别 测试技术
AI创企深度求索推出DeepSeek-VL系列大模型
【2月更文挑战第24天】AI创企深度求索推出DeepSeek-VL系列大模型
459 2
AI创企深度求索推出DeepSeek-VL系列大模型
|
存储 SQL 数据采集
一篇文章彻底理解大数据的列式存储
一篇文章彻底理解大数据的列式存储
一篇文章彻底理解大数据的列式存储
|
存储
负载因子(Load Factor)
负载因子(Load Factor)是一个用于衡量散列表(如哈希表)填充程度的参数。它表示在散列表中,当插入一个新的键值对时,可以允许的最大填充程度。负载因子越大,
1331 2
|
缓存 移动开发 JavaScript
PCIe 参考时钟架构 (Refclk Architecture)
PCIe 参考时钟架构 (Refclk Architecture)
5518 0
PCIe 参考时钟架构 (Refclk Architecture)
|
10月前
|
存储 缓存 前端开发
【React】Hooks面试题集锦
本文集合一些React的Hooks面试题,方便读者以后面试查漏补缺。作者给出自认为可以让面试官满意的简易答案,如果想要了解更深刻,可以点击链接查看对应的详细博文。在此对链接中的博文作者非常感谢🙏。
306 1
|
芯片 C++ 异构计算
DDR的Controller、Channel、Chip、Rank、Bank、Row、Column、Sided
DDR的Controller、Channel、Chip、Rank、Bank、Row、Column、Sided
2894 0
DDR的Controller、Channel、Chip、Rank、Bank、Row、Column、Sided
|
SQL Java 关系型数据库
基于java的超市管理系统设计与实现
基于java的超市管理系统设计与实现
255 0
|
网络协议 网络架构
TCP/IP 协议体系结构四层分别是什么?
TCP/IP协议体系结构四层分别是:1、数据链路层;实现网卡接口的网络驱动程序,以处理数据在物理媒介上的传输。2、网络层;实现数据包的选路和转发。3、传输层;为两台主机上的应用程序提供端到端的通信。4、应用层;负责处理应用程序的逻辑。
|
10月前
|
存储 移动开发 调度
FreeRTOS深入教程(任务的引入及栈的作用)
FreeRTOS深入教程(任务的引入及栈的作用)
302 0

热门文章

最新文章