解决电平转换的问题点

简介: 解决电平转换的问题点

不管你是否与遇到电平转换的问题,都可以看下此文章,也可以学习点mos管的运用。


利用MOS管实现电平转换的双向通信



640.png


图中,由于CPU的GPIO口电压为1.8V的,而device的GPIO输出电压为3.3V的,所以就需要进行一个电平转换,下面来看下错误的画法会造成什么影响:


A错误:3.3V可以通过mos管的寄生二极管漏电过去CPU端,造成CPU端的电压高于1.8V,存在烧坏CPU的可能性。


640.png


B错误:存在A错误且应用于高速转换。


640.png


通过测量mos管两端的信号,如下图:


640.jpg


从上图可知,信号已经是严重失真了。


调试步骤:


一:断开MOS管,测量波形:


640.jpg


可以发现波形总体上是正常的(还存在一些振铃与过冲)

分析波形可知,该信号的速率为Mhz级别的。普通的mos管已经不能满足该速率了,于是需要更换物料(很麻烦)。


对策:更换专用的电平转换器件TXS0101

更换后所测量到的波形:


640.jpg


虽有振铃与过冲,但是已经解决了根本问题。至于信号完整性的问题,由于没有预留,可在下一版做出改善。


写在文末:

后台发送“OFF-PAGE-CONNECTER”可获得OrCAD的OFF-PAGE-CONNECTER库下载链接以及使用方法。


640.jpg

640.gif

相关文章
|
6月前
|
C语言
输出4种波形的函数信号发生器
设计了一款基于MCS-51单片机的函数信号发生器,能生成四种波形(正弦、方、三角、锯齿),频率范围10-100Hz,步进值0.1-10Hz。系统包括5V电源、AT89C51单片机、DAC0832、LM358、LCD1602、键盘和LED电路。通过按键切换波形、设定频率和步进值,LCD实时显示信息,LED指示波形类型。Proteus和Altium仿真验证了设计功能。
122 10
|
芯片
通讯电平转换电路中的经典设计
通讯电平转换电路中的经典设计
88 0
|
移动开发 算法 异构计算
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
301 1
|
6月前
|
容器
一款高输出电流 PWM 转换器
一、产品描述 TPS543x 是一款高输出电流 PWM 转换器,集成了低电阻、高侧 N 沟道 MOSFET。具有所列的特性的基板上还包括高性能电压误差放大器(可在瞬态条件下提供高稳压精度)、欠压锁定电路(用于防止在输入电压达到 5.5V 前启动)、内部设置的慢启动电路(用于限制浪涌电流)以及电压前馈电路(用于改进瞬态响应)。通过使用 ENA 引脚,关断电源电流通常可减少到 15µA。其他特性包括高电平有效使能端、过流限制、过压保护和热关断。为降低设计复杂性并减少外部元件数量,对 TPS543x 反馈环路进行内部补偿。TPS5431 可采用高达 23V 的电源轨运行。TPS5430 可调节多种
|
物联网 芯片 计算机视觉
树莓派开发笔记(十):Qt读取ADC模拟量电压(ADS1115读取电压模拟量)
树莓派开发笔记(十):Qt读取ADC模拟量电压(ADS1115读取电压模拟量)
树莓派开发笔记(十):Qt读取ADC模拟量电压(ADS1115读取电压模拟量)
无规则波形发生函数
无规则波形发生函数
66 0
|
算法 异构计算
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步
379 0
|
算法 测试技术 开发工具
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步
350 0
|
算法 异构计算
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步
428 0
使用T0,方式2,在P1.0输出周期为400µs,占空比为4:1的矩形脉冲,要求在P1.0引脚接有虚拟示波器,观察P1.0引脚输出的矩形脉冲波形
使用T0,方式2,在P1.0输出周期为400µs,占空比为4:1的矩形脉冲,要求在P1.0引脚接有虚拟示波器,观察P1.0引脚输出的矩形脉冲波形