SoC系统的低功耗设计(三)功耗降低技术(二)

简介: SoC系统的低功耗设计(三)功耗降低技术(二)

3、门级功耗降低技术

3.1、用于低功耗的重定时

重定时是在流水化电路中,插入新的寄存器或者重新安排寄存器的位置。在流水线的设计中,通过对寄存器插入位置的调整,可以减少寄存器的数目和改善延时。

image.png现代处理器设计中选择将合适的两个或多个流水段合并成一个流水段,也是类似的思想。如不使用最经典的五级流水线,而将Fetch&Decode合并,这就是实际的流水线重定时的例子。

image.png

3.2、路径平衡

路径平衡是指为使得某一逻辑门的几个输入信号同时到达,而采用的路径延迟等技术。路径平衡技术能大大减少在该逻辑门输出端产生多余翻转的可能。

3.3、工艺映射

工艺映射就是把逻辑表达式或布尔网络映射到目标库中的门单元的过程。其基本原理是把翻转率高的节点隐藏到负载电容小的门单元内部,从而降低功耗。

如下图所示,将高翻转率信号隐含在单元中,且单元驱动的负载又小,因而明显缩小功耗。

3.4、晶体管和逻辑门尺寸优化

门尺寸优化的基本思想是对非关键路径的门可以缩小尺寸以减小面积和功耗。如果电路的性能不是其设计约束,那么可以通过减小所有门的尺寸来获得低功耗。因此门尺寸优化问题可以转化为满足给定延迟约束条件下的功耗极小化问题。

3.5、晶体管重排序和引脚分配

一般情况下,对于库单元功能相同的引脚,在综合时是等价的。但实际上,不同引脚的电容、信号延时等参数是不同的。引脚分配的基本思想就是将活性因子大的信号结点分配到输入电容相对小的引脚。

将控制值中最大概率的输入信号分配到靠近门输出端的晶体管。由于该晶体管经常被关断,该方法可以组织内部节点进行不必要的充电和放电。

4、电路级功耗降低技术

4.1、电路风格

一般来说,一个给定的逻辑函数可以用多种不同的逻辑风格实现,例如静态CMOS、动态CMOS、传输晶体管、差分级电压开关逻辑等。

传输晶体管逻辑风格最适合低功耗设计,因为相对于传统的静态CMOS电路,传输晶体管需要更少的晶体管。

4.2、可变电压技术和多电压技术

  • 可变电压技术(时间上改变电压)
    降低工作电压是最有效的低功耗方法。通常电路都工作于相同的电压,而可变电压技术根据系统的不同工作状态对系统性能的不同要求,动态的改变电压从而最大限度地降低功耗。电压转换电路的功耗和电压转换时间对性能的影响是这项技术选择的制约因素。
  • 多电压技术(空间上改变电压)
    多电压技术的思路与可变电压技术类似。可变电压技术在时间上改变电压,而多电压技术在空间上使用不同的电压。根据系统不同部分的不同性能要求,使其工作于不同的电压,从而降低系统功耗。不同信号电平转换的系统代价是其主要的制约因素。
  • 模块间的多电压技术
  • 随着 ��� 减小,阈值电压也减小(相互匹配)。这种方法引起漏电流的显著增加。为了关断漏电流,已经出现了很多方法,比如CMOS多阈值电压或者是变阈值电压方案。这些方法需要另外的工艺处理或者是额外的衬底偏执控制电路。
  • 采用并行结构来确保整个电路所需要的性能,但是这会导致并行数据通路的面积显著增加。
  • 模块内的多电压技术
  • 保证时间约束的前提下,在模块的非关键路径部分采用低电压 ����
  • 优点:不需要改变阈值电压;不需要生成并行数据通路
  • 方法:找到逻辑电路中有多余松弛量的逻辑门;在这些逻辑门上应用低电压 ���� ,如下所示:标黄的采用低电压

接下来我们做个题加深一下理解:

解答如下:其中 �� 为模块的延时,要保证关键路径延时不变。


image.png

几个解决的方案:

  • 多阈值电压CMOS
  • 可变阈值电压CMOS
  • 弹性开启电压CMOS

如下图所示,关键路径可以使用降低阈值电压,从而降低延延时。

5、版图级功耗降低技术

版图优化必须同时优化器件和互连。这方面的大部分工作是基于Elmore模型。这些模型没有显式地将互连延迟和功耗与晶体管、引线的尺寸联系起来。因此有必要建立适当的模型,以利于版图级的优化。

深亚微米技术的应用,使得互连线的功耗逐渐成为整个电路功耗的主要部分。过去的布局布线技术只考虑面积和延时的因素,在加入来自设计前端的信号互动信息后,以实现对功耗的优化。

6、总结

功耗降低技术的应用举例:

如下图所示,采用门控时钟、总线翻转、DVS(动态电压调节)几个方面的优化,有效地降低了功耗。

低功耗设计的一些基本策略:

  • 权衡面积和性能,使用并行、流水化和分布式计算等方法,用面积或时间换取低功耗;
  • 避免浪费,停掉不用的逻辑和时钟;
  • 使用多电压、变电压的设计;
  • 使用专用电路而不是可编程逻辑;
  • 使用规则的算法和结构减少控制符合;
  • 采用新型的低功耗器件和工艺。

最后总结一下这三篇文章:

  • 数字CMOS电路的功耗表示:

  • 用概率论的知识来分析毛刺功耗
  • 低功耗设计方法概述

总而言之,低功耗设计是个博大精深的话题,大公司一般有专门的团队负责这一块,相关的文献、书籍也有很多,这里只是给大家入了个门。如果对这方面感兴趣,可以去低功耗部门工作,看相关的文献或者书籍。这一系列的文章到这里完结了,希望对大家有所帮助。

考资料主要是之前上课的课件,如果有侵权请联系我删除。

目录
相关文章
|
2月前
|
物联网 开发工具
嵌入式系统微处理器选型方案
嵌入式系统微处理器选型方案
43 1
|
11月前
|
前端开发 架构师 异构计算
SoC系统的低功耗设计(二)功耗分析
SoC系统的低功耗设计(二)功耗分析
130 0
SoC系统的低功耗设计(二)功耗分析
|
11月前
|
架构师 算法 C语言
SoC系统的低功耗设计(三)功耗降低技术(一)
SoC系统的低功耗设计(三)功耗降低技术
231 0
|
11月前
|
架构师 芯片 SoC
SoC系统的低功耗设计(一)绪论
SoC系统的低功耗设计(一)绪论
229 0
|
传感器 芯片
低成本、低功耗、小体积433MHz数字量无线控制器
当项目需要近距离无线通信,控制传输数字量信号时,若使用蓝牙、WiFi模块,成本高昂,且需要AT指令配置比较繁琐,若使用红外传感器,通信距离短,且容易受到角度影响,无法穿墙。
|
新制造 芯片 异构计算
较上代性能提升21%,功耗降低40%,Intel 4工艺细节曝光
较上代性能提升21%,功耗降低40%,Intel 4工艺细节曝光
459 0
|
网络协议 测试技术 芯片
【硬件篇之功耗测试】
【硬件篇之功耗测试】
522 0
【硬件篇之功耗测试】
紫金山实验成功研发5G毫米波芯片,仅需市面芯片成本的五十分之一
在未来网络、普适通信和内生安全三个方面,紫金山实验室正在紧锣密鼓的攻关前沿技术难题。
371 0
|
数据中心 虚拟化 运维
虚拟化是如何降低数据中心功耗的?
虚拟化提供了很多优势,像工作负载的可移植性、动态资源调配等,但是,这些是如何转化为电能节约的呢?   虚拟化的好处主要体现在提高数据中心计算资源的利用率,不使用虚拟化可能会有浪费现象存在。例如,一个传统的物理服务器,上面运行单个工作负载,可能在服务器的CPU或内存资源上只使用了10%-15%,从而浪费了85%-90%。
|
传感器 SoC 芯片
内幕消息:嵌入式软件挤出最低功耗模式
低功耗运行仍然是各行业应用的关键驱动因素。随着睡眠模式的增加,电源管理突然从单纯的硬件问题转移到软件开发人员必须考虑的事情上。功耗模式的最简单应用是当系统空闲时,将其置于休眠状态。然而,今天的MCU提供多种低功耗模式,进一步使低功耗设计复杂化。
1128 0