ZYNQ(FPGA)与DSP之间GPIO通信

简介: 基于 TI KeyStone 架构 C6000 系列 TMS320C6657双核C66x 定点/浮点 DSP以及 Xilinx Zynq-7000 系列 XC7Z035/045 SoC 处理器设计的高端异构多核评估板,由核心板与评估底板组成。DSP采用 TMS320C6657 双核C66x 定点/浮点,每核主频1GHz/1.25GHz。Xilinx Zynq SoC处理器采用的XC7Z035/045集成PL端Kintex-7架构+PS 端双核ARM Cortex-A9 ,28nm可编程逻辑资源。

本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板ZYNQ与DSP之间GPIO通信的功能、使用步骤以及各个例程的运行效果。
1.1ZYNQ 与DSP之间GPIO通信
1.1.1例程位置
ZYNQ例程保存在资料盘中的Demo\ZYNQ\PL\FPGA_DSP_GPIO文件夹下。
DSP例程保存在资料盘中的Demo\DSP\XQ_GPIO_FPGA文件夹下。
1.1.2功能简介
实现DSP与ZYNQ PL端之间GPIO接口传输功能。
DSP与ZYNQ PL端之间有3根GPIO信号相连,如下原理图标注所示:
图片1.png

DSP示例通信程序将GPIO29、GPIO30两个GPIO设置为输出(对ZYNQ而言就是输入),GPIO31设置为输入(对ZYNQ而言就是输出)。DSP在GPIO29、GPIO30两个GPIO上产生方波信号,ZYNQ可通过ILA软逻辑分析仪抓取波形查看;ZYNQ通过VIO虚拟IO往GPIO31上输出高、低电平,DSP示例程序里面检测GPIO31下降沿中断,一旦检测到GPIO31管脚下降沿中断信号,则打印测试信息。
1.1.3例程使用
1.1.3.1加载运行ZYNQ程序
1.1.3.1.1打开Vivado工程
打开Vivado示例工程:
图片2.png

工程打开后界面如下图所示:
图片3.png

1.1.3.1.2下载ZYNQ PL程序
下载bit流文件FPGA_DSP_GPIO.bit,如下图下载界面所示:
图片4.png

1.1.3.2加载运行DSP程序
1.1.3.2.1CCS导入例程
CCS软件导入示例工程XQ_GPIO_FPGA,如下图所示:
图片5.png

CCS示例工程导入后界面如下图所示:

图片6.png

1.1.3.2.2下载运行CCS程序
下载DSP可执行文件XQ_GPIO_FPGA.out:

图片7.png

点击Resume运行DSP程序:
图片8.png

1.1.3.3运行结果说明
1.1.3.3.1DSP程序运行结果
点击ZYNQ PL调试界面上hw_vios窗口中Value下面的数字0或1,从而在GPIO31上产生高低电平信号:
图片9.png

每当GPIO31上产生高低电平下降沿信号,DSP程序进入中断服务函数,打印如下图所示的信息:
图片10.png

1.1.3.3.2ZYNQ程序运行结果
点击hw_ila_1窗口上三角符号的采集触发按钮,如下图①处标识的按钮,可查看到DSP通过GPIO29、GPIO30两个GPIO管脚发过来的方波信号:
图片11.png

1.1.3.4退出实验
CCS软件窗口上,点击Terminate断开DSP仿真器与板卡的连接。
Vivado调试界面Hardware Manager窗口,右键单击localhost(1),在弹出的菜单中点击Close Server,断开ZYNQ JTAG仿真器与板卡的连接。
最后,关闭板卡电源,实验结束。

XQ6657Z35-EVM 开发平台
广州星嵌电子科技有限公司自主研发,采用TI DSP TMS320C6657和Xilinx ZYNQ XC7Z035-2FFG676I设计而成。
适用于无人机蜂群、软件无线电系统,基带信号处理,无线仿真平台,高速图像采集、处理等高端领域。

图片12.png

核心板框图

图13 测试图.png

侧面图1

图14 侧视图.png

侧面图2

图15 正面图.png

俯视图正面

DSP 处理器型号TI TMS320C6657,双C66x DSP核,主频1GHz/1.25GHz
Zynq Xilinx XC7Z035/XC7Z045-2FFG676I(可选)
2x ARM Cortex-A9,主频 800MHz(-2)/1GHz(-3),2.5DMIPS/MHz
1x Kintex-7 架构可编程逻辑资源
CPLD MAX10型号10M02SCM153
FLASH SPI Flash:32MByte(DSP端)
SPI Flash:64MByte(PS端)
EEPROM 1Mbit
DDR3 DSP DDR3:1GBytes
ZYNQ DDR3:1GBytes(PS端)
温度传感器 TMP102AIDRLT
CameraLink 支持2路Base、或者1路Medium、或者1路Full ,支持相机模式(Cameralink图像输出)或采集卡模式(Cameralink图像输入)
SFP+ 1路支持万兆光模块
千兆网口 DSP 1路
ZYNQ PS 1路
PCIe 1x PCIe 双通道 (DSP端)
SD 1x Micro SD(PS端)
USB 1x USB 2.0(PS端)
DSP IO 38个
M.2 1x 可接SATA、4G、5G模块(PL端)
HDMI 1x HDMI OUT (PL端)
音频 1x LINE IN
1x MIC IN
1x LINE OUT
LPC FMC 1路(PL端)
电源接口 1x TYPE-C接口 12V@4A
标准PCIe供电

相关文章
|
6月前
|
数据格式 异构计算
|
6月前
|
人工智能 物联网 5G
|
存储 编解码 算法
用FPGA替代DSP实现实时视频处理
随着数字融合的进一步发展,系统的设计和实现需要更大的灵活性,以解决将完全不同的标准和要求集成为同类产品时引发的诸多问题。本文介绍FPGA在视频处理中的应用,与ASSP和芯片组解决方案相比,FPGA可根据当前(中国)设计工程师的实际需求提供不同层次的灵活性,并保持明显优于传统DSP的性能
|
存储 数据采集 Linux
基于Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统
Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统方案:前端由FPGA采集数据,通过uPP或EMIF总线传输至DSP;数据被DSP处理之后,被送往ARM,用于应用界面开发、网络转发、SATA硬盘存储等应用;OMAP-L138的DSP或者ARM根据处理结果,将得到的逻辑控制命令送往FPGA,由FPGA控制板载DA实现逻辑输出。
|
测试技术 异构计算
Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA
基于广州星嵌TI OMAP-L138(浮点DSP C6748+ARM9) +Xilinx Spartan-6 FPGA工业核心板
|
数据采集 数据处理 异构计算
ZYNQ(FPGA)与DSP之间SRIO通信实现
XQ6657Z35-EVM多核开发板通过SPI、EMIF16、uPP、SRIO 通信接口将DSP 与Zynq 结合在一起,组成DSP+Zynq 架构,实现了需求独特、灵活、功能强大的DSP+Zynq 高速数据采集处理系统。
ZYNQ(FPGA)与DSP之间SRIO通信实现
|
算法 数据安全/隐私保护 芯片
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench
324 0
|
算法 异构计算
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
310 0
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
|
异构计算
FPGA项目四:串口通信(下)
FPGA项目四:串口通信
128 2
FPGA项目四:串口通信(下)

热门文章

最新文章