m基于FPGA的NBDP系统ARQ单元模块的verilog实现

简介: m基于FPGA的NBDP系统ARQ单元模块的verilog实现

1.算法描述

   NBDP(窄带直接印字电报),全称Narrow-Band Direct-Printing。是GMDSS地面无线民系统中的一种重要通信技术,这个终端设备,要与MF、HF设备联接使用。

   什么是NBDP?解决这个问题先要了解一下什么是GMDSS GMDSS指Global Maritime Distress and Safety System的缩写,即全球海上遇险与安全系统。 海上安全信息播发系统(NAVTEX)是以窄带直接印字电报方式发送和自动接收海上安全信息的系统,是全球海上遇险与安全系统(GMDSS)的重要组成部分之一,其中就是NBDP。

   .NBDP和船舶SSB电台相连接可以实现船岸间、船舶间、船台间和经岸站延伸的电台或国际用户电报旺用户间的自动电传业务,还可以向某组船或所有船舶发电传信息。CCIR于1970年提出476建议,建议NBDP技术使用到水上移动业务中。经过十多年的实验和实践,该建议被多次修改,终于在1986年由CCIR提出了较完善的625建议。GMDSS要求NBDP终端设备必须符合此建议。数字选择性呼叫终端(DSC)是GMDSS地面通信系统中进行遇险报警的终端,同时它又有选择性呼叫的功能。即DSC具有遇险报警、遇险确认和遇险传播的功能,同时在常规通信中,它还有选择性呼叫、值班和船舶查询的功能。

NBDP终端的一般组成与基本原理

   MF/HF信道是典型的衰落信道,而且MF/HF波段出现了信道拥挤的现象。NBDP技术的使用在一定程度上或缓解了这个问题。具体来说NBDP技术或设备具有如下主要优点:

1.采用FSK调制(副调制),增强了在噪声中识别信号的能力。

2.采用了4B3Y检错码和ARQ,FEC等差控制方式,大大提高了数字的传输的正确性、可靠性。

3.在射频信号以100波特(码元数/秒)的低数率传输,信号占有宽带;而且整个通信过程自动化,提高了信道的利用率。

窄带直接印字电报 NBDP (Narrow Band Direct Pringting Telegraph)是国际海事组织IMO(International Maritime Organization)的无线通信技术之一,适用为中高频段MF/HF。中高频NBDP系统是船与岸,船与船之间的海上无线电通信有效终端之一。NBDP系统由船舶电台、海岸电台,ARQ单元模块组成。ARQ单元是单边带收发信机之间的主体设备。

    本研究根据软件无线电的思想,设计NDBP系统的基带2FSK调制解调模块,信源编码译码模块,信道模块,重发模块和反馈控制模块,为工程实践提供有效ARQ解决方案。通过本项目锻炼学生综合应用通信专业工程基础理论解决复杂工程问题实践能力。

2.仿真效果预览

1.png
2.png
3.png

3.verilog核心程序

            i_clk,
                i_rst,
                i_ZMin,
                //signal
                o_4B3Y,
                o_4B3Ycnt,
                o_signal,
                o_clk_div,
                //FSK mode
                o_fsk,
                o_sin1785,
                o_sin1615,
                //FSK Demode
                o_fsk1,
                o_fsk2,
                o_fsktest1,
                o_fsktest2,
                o_4B3Y2,
                o_dout
            );
input i_clk;
input i_rst;              
input        [7:0]i_ZMin;
output       [6:0]o_4B3Y;        
output       [2:0]o_4B3Ycnt;
output            o_signal;
output            o_clk_div;  
output signed[7:0]o_fsk;
output signed[7:0]o_sin1785;
output signed[7:0]o_sin1615;
 
output signed[15:0]o_fsk1;
output signed[15:0]o_fsk2;
output o_fsktest1;
output o_fsktest2;
output[6:0]o_4B3Y2;    
output[7:0]o_dout;
 
 
 
//code,7 element constant ratio code
S7ele_ratio_code S7ele_ratio_code_u (
    .i_clk    (i_clk), 
    .i_rst    (i_rst), 
    .i_ZMin   (i_ZMin), 
    .o_4B3Y   (o_4B3Y), 
     .o_4B3Ycnt(o_4B3Ycnt),
    .o_signal (o_signal), 
    .o_clk_div(o_clk_div)
    );
相关文章
|
8天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
108 69
|
13天前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
49 26
|
19天前
|
算法 异构计算
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4-ASK调制解调系统的算法仿真效果、理论基础及Verilog核心程序。仿真在Vivado2019.2环境下进行,分别测试了SNR为20dB、15dB、10dB时的性能。理论部分概述了4-ASK的工作原理,包括调制、解调过程及其数学模型。Verilog代码实现了4-ASK调制器、加性高斯白噪声(AWGN)信道模拟、解调器及误码率计算模块。
41 8
|
26天前
|
算法 物联网 异构计算
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的4FSK调制解调系统的Verilog实现,包括高斯信道模块和误码率统计模块,支持不同SNR设置。系统在Vivado 2019.2上开发,展示了在不同SNR条件下的仿真结果。4FSK调制通过将输入数据转换为四个不同频率的信号来提高频带利用率和抗干扰能力,适用于无线通信和数据传输领域。文中还提供了核心Verilog代码,详细描述了调制、加噪声、解调及误码率计算的过程。
47 11
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
44 1
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的64QAM调制解调通信系统的设计与实现,包括信号生成、调制、解调和误码率测试。系统在Vivado 2019.2中进行了仿真,通过设置不同SNR值(15、20、25)验证了系统的性能,并展示了相应的星座图。核心程序使用Verilog语言编写,加入了信道噪声模块和误码率统计功能,提升了仿真效率。
52 4
|
2月前
|
监控 算法 数据安全/隐私保护
基于三帧差算法的运动目标检测系统FPGA实现,包含testbench和MATLAB辅助验证程序
本项目展示了基于FPGA与MATLAB实现的三帧差算法运动目标检测。使用Vivado 2019.2和MATLAB 2022a开发环境,通过对比连续三帧图像的像素值变化,有效识别运动区域。项目包括完整无水印的运行效果预览、详细中文注释的代码及操作步骤视频,适合学习和研究。
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现16QAM调制解调通信系统,使用Verilog语言编写,包括信道模块、误码率统计模块。通过设置不同SNR值(如8dB、12dB、16dB),仿真测试系统的误码性能。项目提供了完整的RTL结构图及操作视频,便于理解和操作。核心程序实现了信号的生成、调制、信道传输、解调及误码统计等功能。
50 3
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的256QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了256QAM调制解调算法的仿真效果及理论基础。使用Vivado 2019.2进行仿真,分别在SNR为40dB、32dB和24dB下生成星座图,并导入Matlab进行分析。256QAM通过将8比特数据映射到复平面上的256个点,实现高效的数据传输。Verilog核心程序包括调制、信道噪声添加和解调模块,最终统计误码率。
36 0
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
### 简介 本项目采用VIVADO 2019.2进行了十六进制相位移键控(16PSK)算法仿真,结果显示,在SNR=30dB时效果为Tttttttttttttt12,在SNR=20dB时效果为Tttttttttttttt34。系统RTL结构如Tttttttttttttt555555所示。16PSK是一种高效的相位调制技术,能在每个符号时间内传输4比特信息,适用于高速数据传输。其工作原理包括将比特流映射到16个相位状态之一(Tttttttttttttt777777),并通过匹配滤波和决策进行解调。具体Verilog核心程序见完整代码。
39 1

热门文章

最新文章