FPGA实现八位数字抢答器设计

简介: 笔记

一. 设计要求


八位数字抢答器设计要求:


抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~ S7表示。


设置一个系统清除和抢答控制开关S,该开关由主持人控制。


抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。


抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30秒)。当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右。


参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。


如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00


二. 程序分析


程序使用到的硬件有: 按键,数码管,蜂鸣器,三个硬件的驱动模块可以提前写好(gzh中都已给出相应的教程),编写完成后,就是按照要求编写逻辑代码,最简单的方法是使用状态机进行控制。


按键一共需要使用到10个 :8个用于抢答,2个用于控制


数码管一共需要使用到3个: 2个用于显示倒计时,1个用于显示选手编号


三. 数码管驱动程序修改


之前编写的驱动程序是四个数码管显示,需要将其修改为三个数码管显示,修改如下,将sel位宽修改为3,并将数码管4上显示的数据删除,

30.png



然后将动态扫描代码修改为如下

31.png



就将数码管驱动需要修改的部分修改完成啦


其他模块均不需要修改。


四. 代码编写


首先,需要确定各个状态是怎么样的,每个状态之间是如何跳转的。本次设计的状态如下


空闲态 : 此时抢答器处于空闲的状态,当主持人按下开始按键后,进入到激活态

激活态: 此时选手可以进行抢答,抢答成功后,进入有效态,否则倒计时为0时,进入到无效态

有效态: 倒计时停止,数码管上显示抢答选手的编号。主持人按下清除按键进入到空闲态

无效态: 倒计时保持为0,主持人按下清除按键进入到空闲态

对应代码如下


always@(*)
begin
  case(state)
  S_IDLE:
  if( begin_key == 1'b1)    //开始抢答
    next_state <= S_ACTIVE;
  else
    next_state <= S_IDLE;
  S_ACTIVE:
  if( sec_ack == 1'b1 )    //时间结束无效抢答
    next_state <= S_UnValue;
  else if( player_keys != 8'hff)   //有效抢答
    next_state <= S_Value;
  else
    next_state <= S_ACTIVE;
  S_UnValue:
  if( clear_key == 1'b1 )    //抢答结束清除
    next_state <= S_IDLE;
  else
    next_state <= S_UnValue;
  S_Value:
  if( clear_key == 1'b1 )   //抢答结束清除
    next_state <= S_IDLE;
  else
    next_state <= S_Value;
  default: next_state  <= S_IDLE;
  endcase
end



选手编号统计,当按键按下的时候,寄存当前选手的编号,并且状态转移,再次按下时,无效


always@(posedge sys_clk)
begin
  if( player_keys == 8'b1111_1110 && state == S_ACTIVE)
  player_numb <= 'd1;
  else if(player_keys == 8'b1111_1101 && state == S_ACTIVE )
  player_numb <= 'd2;
  else if(player_keys == 8'b1111_1011 && state == S_ACTIVE )
  player_numb <= 'd3;
  else if(player_keys == 8'b1111_0111 && state == S_ACTIVE )
  player_numb <= 'd4;
  else if(player_keys == 8'b1110_111 && state == S_ACTIVE )
  player_numb <= 'd5;
  else if(player_keys == 8'b1101_111 && state == S_ACTIVE )
  player_numb <= 'd6;
  else if(player_keys == 8'b1011_111 && state == S_ACTIVE )
  player_numb <= 'd7;
  else if(player_keys == 8'b0111_111 && state == S_ACTIVE )
  player_numb <= 'd8;
  else if( clear_key == 1'b1 )
  player_numb <= 'd0;
  else
  player_numb <= player_numb;
end


这样核心代码就编写完成了。


需要完整代码的可以关注微信公众号 FPGA之旅 回复 八位数字抢答器 获取完整代码


公众号:FPGA之旅



目录
相关文章
|
7月前
|
编译器 程序员 C语言
单片机的数制
单片机的数制
91 0
|
6月前
|
算法
数字逻辑与模拟电子技术-部分知识点(2)——模电部分-半导体三极管、基本线性运放电路、正弦波振荡电路
数字逻辑与模拟电子技术-部分知识点(2)——模电部分-半导体三极管、基本线性运放电路、正弦波振荡电路
58 0
|
网络架构 芯片
【微机原理笔记】第 7 章 - 常用数字接口电路
【微机原理笔记】第 7 章 - 常用数字接口电路
103 0
|
传感器 存储 数据采集
单片机基于stm32单片机的数字温度计设计_kaic
古往今来,陶瓷在我们的生活中一直都是不可或缺的物品,而随着当今社会经济的快速发展,人们对于这些高档陶瓷产品的使用性能和产品质量上的要求也愈加严格。那么在陶瓷品的生产过程中,想要提高陶瓷品的品质和合格率,能够随时监测温度的温度计是必不可少的。 本课题的研究是基于单片机控制技术,设计出能够在陶瓷升温阶段对陶瓷温度进行检测和报警的温度计,以满足生产过程中对温度的实时检测的需求。 本文详细的阐述了温度计的设计原理以及它的硬件组成模块和软件设计方案。本课题是基于STM32单片机,使用K型热电偶温度传感器进行温度采集再通过OLED显示温度,并通过蓝牙模块进行远程控制和监测。在本课题的制作中,也考虑了本系统
|
算法 测试技术 异构计算
m基于FPGA的数字下变频verilog设计
m基于FPGA的数字下变频verilog设计
222 0
m基于FPGA的数字下变频verilog设计
|
存储 数据采集 芯片
基于单片机的数字存储示波器设计
基于单片机的数字存储示波器设计
179 0
基于单片机的数字存储示波器设计
|
数据采集 芯片 Windows
基于单片机的数字频率计设计
基于单片机的数字频率计设计
219 0
基于单片机的数字频率计设计
|
传感器 数据处理 芯片
基于单片机的数字温度计设计
基于单片机的数字温度计设计
216 0
基于单片机的数字温度计设计
|
传感器 数据采集 算法
单片机数字滤波算法一些分享-实践思考
单片机数字滤波算法一些分享-实践思考
173 0
单片机数字滤波算法一些分享-实践思考
|
存储 芯片 内存技术
基于单片机的数字万年历设计
基于单片机的数字万年历设计
355 0
基于单片机的数字万年历设计