矩阵键盘FPGA实现(含消抖)

简介: 笔记

2.png

一. 简介


我使用的矩阵键盘的原理图,如上,以防不一样,造成不必要的麻烦。

通过原理图可以看出,Column上面默认的是高电平,当对应的按键按下后,其电平为对应Row上的电平。

其中,Column是input端口,Row是Output端口,这是一个非常值得注意的点。


二. 实现原理


首先将Row全部输出为低电平。

确定列,当某一列有按键按下的时候,其值会由高电平变为低电平。

消抖。

确定行,分别将Row上面的低电平变为高电平,如果Column上的电平也由低电平变为了高电平,那么按键按下的所在行,既为这一行。

将Row全部拉低,等待Column变为高电平。

完成 (按下松开为一次,其他的方式可自行修改)。


三. 详细步骤


将Column信号变成一个信号,用于检测是否有矩阵键盘按下.

//判断是否有按键按下
assign down = key_C == 4'b1111 ? 1'b1 : 1'b0; //1 为没有, 0 为有

将down信号,作为按键输入到消抖模块中(上篇文章所写的消抖模块)进行消抖,同时消抖模块需要进行对应的修改,将S_UP修改为如下。这里将松开的检测放到外面。

S_UP:
  //if(key_uedge == 1'b1)
    next_state <= S_DOWN;
  //else
  //  next_state <= S_UP;


消抖完成后,依次拉高Row上面的信号,然后判断Column上是否全部恢复为高电平,并且进行判断按下的按键是那一个。

key_R <= key_R + 1'b1;  //依次加一就可以了
//判断是矩阵键盘的那个按键按下了
if(key_R == 'd1 && key_C == 4'b1111)
  key_D <= 'd7;
else if(key_R == 4'b0010 && key_C == 4'b1111)
  key_D <= 'd4;
else if(key_R == 4'b0100 && key_C == 4'b1111)
  key_D <= 'd1;
else if(key_R == 4'b1000 && key_C == 4'b1111)
  key_D <= 'd10;
else
  key_D <= 'd0;


将Row全部置为低电平,等待Column全部为高电平,然后模块输出按下的信号和对的数字.

模块接口信息。我这里没有弄按下信号,全部包含在key_D里面了,如果key_D为0,则表示没有按键按下,为其他的任意值时,均表示有按键按下。(缺点,舍弃了一个按键)


module Matrix_keyboard(
  input    clk,
  input    rst,
  //矩阵键盘输入行列
  input[3:0]  key_C,
  output reg[3:0]  key_R,
  output reg[3:0]  key_D
);

以上就是整个矩阵按键的检测的工程。

Thank for your reading !!!!!


公众号:FPGA之旅


目录
相关文章
|
3月前
|
机器学习/深度学习 人工智能 并行计算
从LLM中完全消除矩阵乘法,效果出奇得好,10亿参数跑在FPGA上接近大脑功耗
【6月更文挑战第15天】`Scalable MatMul-free LMs提出了一种无需矩阵乘法的新方法,使用MLGRU和MatMul-free GLU在保持性能的同时降低计算成本。实验显示,这种模型在FPGA上运行时,能效接近人脑,且在多种任务中与传统模型相当甚至更优。尽管有挑战,但该模型为高效、低功耗的语言处理开辟了新途径。[arXiv:2406.02528]`
113 1
|
4月前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
123 7
|
4月前
|
算法 异构计算
基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
|
4月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
154 2
|
4月前
|
编解码 算法 异构计算
基于FPGA的NC图像质量评估verilog实现,包含testbench和MATLAB辅助验证程序
在Vivado 2019.2和Matlab 2022a中测试的图像质量评估算法展示了效果。该算法基于NC指标,衡量图像与原始图像的相似度,关注分辨率、色彩深度和失真。提供的Verilog代码段用于读取并比较两个BMP文件,计算NC值。
|
4月前
|
算法 异构计算
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
该内容包括三部分:1) 展示了Vivado 2019.2和Matlab中关于某种算法的仿真结果图像,可能与太阳能光伏系统的最大功率点跟踪(MPPT)相关。2) 简述了MPPT中的爬山法原理,通过调整光伏电池工作点以找到最大功率输出。3) 提供了一个Verilog程序模块`MPPT_test_tops`,用于测试MPPT算法,其中包含`UI_test`和`MPPT_module_U`两个子模块,处理光伏电流和电压信号。
46 1
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
55 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
2月前
|
C语言 芯片 异构计算
FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法
FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法
|
4月前
|
算法 异构计算
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
47 0
|
3月前
|
算法 计算机视觉 异构计算
基于FPGA的图像一维FFT变换IFFT逆变换verilog实现,包含tb测试文件和MATLAB辅助验证
```markdown ## FPGA 仿真与 MATLAB 显示 - 图像处理的 FFT/IFFT FPGA 实现在 Vivado 2019.2 中仿真,结果通过 MATLAB 2022a 展示 - 核心代码片段:`Ddddddddddddddd` - 理论:FPGA 实现的一维 FFT/IFFT,加速数字信号处理,适用于高计算需求的图像应用,如压缩、滤波和识别 ```

热门文章

最新文章