Vibro-meter VM600 CPUR机架控制器和通信接口卡W；①③ ③ ⑥ ⑤ ⑼ 0⑨ ③ 0⑦
Vibro-meter VM600 CPUR用于此目的的一种技术是多重处理(MP)。[73]这项技术的最初风格被称为对称多重处理(SMP)，少数CPU共享其内存系统的一致视图。在这种方案中，每个CPU都有额外的硬件来维护不断更新的内存视图。通过避免陈旧的内存视图，CPU可以在同一个程序上协作，程序可以从一个CPU迁移到另一个CPU。为了增加协作CPU的数量，例如非一致存储器访问(NUMA)和基于目录的一致性协议是在20世纪90年代引入的。SMP系统仅限于少量的CPU，而NUMA系统已经构建了成千上万的处理器。最初，多重处理是使用多个分立的CPU和主板来实现处理器之间的互连。当处理器及其互连都在单个芯片上实现时，这种技术称为芯片级多处理(CMP ),而单个芯片称为多核处理器。
Vibro-meter VM600 CPUR后来人们认识到，更细粒度的并行性存在于单个程序中。一个程序可能有几个线程(或函数),它们可以单独或并行执行。这种技术实现的一些最早的例子输入/输出处理，例如直接存储器存取作为与计算线程分离的线程。这项技术的一种更通用的方法是在20世纪70年代引入的，当时系统被设计成并行运行多个计算线程。这项技术被称为多线程(MT)。这种方法被认为比多处理更具成本效益，因为只复制CPU中的少量组件来支持MT，而不是在MP的情况下复制整个CPU。在MT中，执行单元和包括缓存在内的内存系统在多个线程之间共享。MT的缺点是对多线程的硬件支持对软件来说比MP更明显，因此像操作系统这样的管理软件必须经历更大的变化才能支持MT时态多线程，其中一个线程被执行，直到它停止等待数据从外部存储器返回。在这种方案中，CPU会快速地将上下文切换到另一个准备运行的线程，这种切换通常在一个CPU时钟周期内完成，例如UltraSPARC T1。另一种类型的MT是同时多线程，其中来自多个线程的指令在一个CPU时钟周期内并行执行。
Vibro-meter VM600 MPC4
Vibro-Meter IOCT16T 200-565-000-013
Vibro-Meter CMC16 200-530-025-014
Vibro-meter VM600-ABE040 204-040-100-011
Vibro-meter 200-595-100-014 200-595-072-122 VM600 CPUM
Vibro-meter 600-003 620-001-001-116 VM600 XMV16
Vibro-meter 620-002-000-113 620-003-111-112 VM600 XI016T
Vibro-meter 200-560-000-016 200-560-101-015 VM600 IOC4T
Vibro-meter 200-560-000-113 200-560-101-017 VM600 IOC4T
Vibro-meter 200-566-000-012 200-566-101-012 VM600 IOCN
Vibro-meter 200-595-031-111 VM600 CPUM 1个
Vibro-meter 200-510-041-021 200-510-111-021 VM600 MPC4
Vibro-meter 200-510-071-113 200-510-111-034 VM600 MPC4
Vibro-meter 600-003 620-001-001-116 VM600 XMV16
Vibro-meter 200-560-000-016 200-560-101-015 VM600 IOC4T
Vibro-meter 200-560-000-018 200-560-101-015 VM600 IOC4T
Vibro-meter 620-002-000-113 620-003-111-112 VM600 XIO16T
Vibro-meter 200-566-000-012 200-566-101-012 VM600 IOCN
Vibro-meter VM600-ABE040 204-040-100-011
