library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity adder is port(a,b,ci:in std_logic; co,sum:out std_logic); end adder; architecture Behavioral of adder is begin sum<=(a xor b) xor ci; co<=((a xor b) and ci)or(a and b); end Behavioral;
数字逻辑电路设计实验：加法器
2023-02-22
111
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《
阿里云开发者社区用户服务协议》和
《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写
侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介：
数字逻辑电路设计实验：加法器
目录
相关文章
|
人工智能
BI
C语言
|
存储
传感器
物联网
|
Java
一款设计和模拟数字逻辑电路的LogiSim工具
Logisim是一种用于设计和模拟数字逻辑电路的教育工具。凭借其简单的工具栏界面和构建它们时的电路仿真，它非常简单，有助于学习与逻辑电路相关的最基本概念。由于能够从较小的子电路构建更大的电路，并通过鼠标拖动来绘制电线束。
365
0
0
|
算法
