1单选(2分)
RISC-V开源的是
得分/总分
A.芯片
B.指令集架构2.00/2.00
C.Verilog HDL源码
D.VHDL源码
正确答案：B
2单选(2分)
FPGA设计流程的顺序是____。
I.设计输入，II.逻辑综合，III.适配，IV.生成配置文件
得分/总分
A.III. II. I. IV
B.I. III. II. IV.
C.II. I. III. IV.
D.I. II. III. IV.2.00/2.00
正确答案：D
3单选(2分)
本课程实验使用的芯片类型属于
得分/总分
A
FPGA
2.00/2.00
B.
CPLD
C.
ASIC
D.
ASSP
正确答案：A
4多选(3分)
将综合工具生成的电路文件加载到可编程芯片的过程称为
得分/总分
A.配置1.00/3.00
B.上传
C.下载1.00/3.00
D.编程
正确答案：A、C、D
5多选(3分)
Verilog模块的端口类型有
得分/总分
A.inout1.00/3.00
B.input1.00/3.00
C.output1.00/3.00
D.tristate
正确答案：A、B、C
6多选(3分)
错误的模块定义语句是
A.module module_name (input a, b, output c);该题无法得分/3.00
B.module module_name (a,b,c);
C.module module_name (a,b,c)该题无法得分/3.00
D.module module_name (input a, b, output c)
正确答案：C、D
7判断(2分)
VHDL是Verilog HDL的简写。
×
8判断(2分)
Verilog已经合并到SystemVerilog
得分/总分
A.2.00/2.00
B.
正确答案：A你选对了
9判断(2分)
综合是指将HDL描述转变成门级逻辑电路。
得分/总分
A.2.00/2.00
B.
正确答案：A你选对了
10判断(2分)
Verilog HDL编译生成的目标代码最终被一个计算机执行。
得分/总分
A.
B.2.00/2.00
正确答案：B你选对了
11判断(2分)
实验指导中的代码“assign SD0 = S[7:0];”也可以写成“assign SD0[7:0] = S[7:0];”
得分/总分
A.
B.2.00/2.00
正确答案：B你选对了
12填空(2分)
本课程的总学时是多少？
得分/总分
64
2.00/2.00
正确答案：64
13填空(2分)
常数5’he表示的二进制数是
得分/总分
01110
2.00/2.00
正确答案：01110
14填空(2分)
常数6’B110011表示的二进制数是
得分/总分
110011
2.00/2.00
正确答案：110011
15填空(2分)
用Verilog HDL 实现S11~S8 控制L11~L8 亮灭的assign赋值语句是（注：不要有多余的空格）
得分/总分
assign L[11:8]=S[11:8]
2.00/2.00
正确答案：assign L[11:8]=S[11:8];
