D触发器加复位
moduleflopr(inputclk, inputreset, input[3:0]d, inputreg[3:0]q); always@(posedgeclk)if(reset)q <4'b0; elseq <d; endmodule// 同步复位 :复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。
moduleflopr(inputclk, inputreset, input[3:0]d, inputreg[3:0]q); always@(posedgeclk)if(reset)q <4'b0; elseq <d; endmodule// 同步复位 :复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。