多bit逻辑门.
// [3:0]:表征该信号的位宽,实例中是推荐写法,[0:3]、[4:1]等写法也是合法的// 代码注释://、/* */ ,增加代码可读性,//为单行注释,/* */为多行注释modulegates(input[3:0]a, input[3:0]b, output[3:0]y1, output[3:0]y2, output[3:0]y3, output[3:0]y4, output[3:0]y5); assigny1ab; assigny2ab; assigny3ab; assigny4(ab); assigny5(ab); endmodule