AI 助理
备案控制台
开发者社区 云计算 文章 正文

Verilog语法入门（二）多bit逻辑门

2023-02-10 210
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《 阿里云开发者社区用户服务协议》和 《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写 侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介： Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。

多bit逻辑门.

// [3:0]:表征该信号的位宽，实例中是推荐写法，[0:3]、[4:1]等写法也是合法的// 代码注释://、/* */ ，增加代码可读性，//为单行注释，/* */为多行注释modulegates(input[3:0]a,
input[3:0]b,
output[3:0]y1,
output[3:0]y2,
output[3:0]y3,
output[3:0]y4,
output[3:0]y5);
assigny1=a&b;
assigny2=a|b;
assigny3=a^b;
assigny4=~(a&b);
assigny5=~(a|b);
endmodule
Nirvana;
目录
相关文章
Hcoco_me
|
6月前
|
存储 编译器 索引
Verilog基础【一】
Verilog基础【一】
Hcoco_me
203 0
蓝色流星1000
|
5月前
|
存储 C语言
【学习笔记】verilog HDL之二：数据类型与表达式
本文介绍了Verilog语言中的常量、变量和表达式。Verilog有四种基本值：0、1、x（未知）和z（高阻）。整型常量有十进制和基数两种格式，实数型常量包括浮点数，字符串常量由双引号括起的字符序列构成。变量分为线网型和寄存器型，线网型包括wire、tri等11种类型，寄存器型有reg、integer、time等，其中reg可声明存储器。表达式中的操作数包括常数、参数、线网等8种类型，操作符包括算术、关系、逻辑等9种类型。
蓝色流星1000
105 0
柠檬叶子C
|
C语言 异构计算
【FPGA】Verilog 基础速览 | 数据类型 | HDL常数声明 | Timescale | 操作符 | 阻塞语句 | 非阻塞语句
【FPGA】Verilog 基础速览 | 数据类型 | HDL常数声明 | Timescale | 操作符 | 阻塞语句 | 非阻塞语句
柠檬叶子C
57 0
柠檬叶子C
|
异构计算
【数字电路】Y图 | 逻辑操作符 | 布尔函数 | Combinational systems
【数字电路】Y图 | 逻辑操作符 | 布尔函数 | Combinational systems
柠檬叶子C
65 0
Hcoco_me
|
6月前
|
存储 人工智能 安全
Verilog基础【二】
Verilog基础【二】
Hcoco_me
199 1
暴风雨中的白杨
|
6月前
|
存储 C语言 异构计算
Verilog语法
Verilog语法
暴风雨中的白杨
101 0
lawliet.
|
算法
如何将算法翻译成RTL（三）：Verilog中的Signed本质及用法
如何将算法翻译成RTL（三）：Verilog中的Signed本质及用法
lawliet.
277 0
我爱matlab
|
算法 异构计算
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
我爱matlab
309 0
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
梦笔生花伟
|
开发工具 芯片 异构计算
Verilog 设计方法
Verilog 的设计多采用自上而下的设计方法（top-down）。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能块。这样，可以把一个较大的系统，细化成多个小系统，从时间、工作量上分配给更多的人员去设计，从而提高了设计速度，缩短了开发周期。
梦笔生花伟
163 1
梦想new的出来
|
编译器 芯片 异构计算
【数字逻辑 | 组合电路基础】Verilog语法
【数字逻辑 | 组合电路基础】Verilog语法
梦想new的出来
267 0
【数字逻辑 | 组合电路基础】Verilog语法