Verilog HDL函数与任务的使用

简介: ⭐本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。
🔥文章和代码已归档至【Github仓库: hardware-tutorial】,需要的朋友们自取。或者关注公众号【AIShareLab】,回复 FPGA 也可获取。

函数(function)说明语句

函数的定义

函数定义部分可以出现在模块说明中的任何位置,其语法格式如下:

function <返回值类型或位宽> <函数名>;
    <输入参量与类型声明>
    <局部变量声明>
    行为语句;
endfunction

函数的调用

函数调用是表达式的一部分,其格式如下:

<函数名> (<输入表达式1>,……<输入表达式n>);

其中输入表达式的排列顺序必须与各个输入端口在函数定义结构中的排列顺序一致。

关于函数的几点说明

1) 函数不能由时间控制语句甚至延迟运算符组成。
2) 函数至少有一个输入参数声明。
3) 函数可以由函数调用组成,但函数不能由任务组成。
4) 函数在零模拟时间内执行,并在调用时返回单个值。
5) 在编写可综合 RTL时,不建议使用函数。
6) 函数用于编写行为或可仿真模型。
7) 函数不应具有非阻塞赋值。

例 用定义fu3nction与调用function的方法完成4选1数据选择器设计。

(1)设计块(Design Block)代码如下:

`timescale  1ns/1ns    //定义时间单位
module  SEL4to1  ( A, B, C, D, SEL, F );
    input  A, B, C, D;
    input  [1:0] SEL;
    output  F;
  assign F= SEL4to1FUNC ( A, B, C, D, SEL );//调用函数
    //定义函数
    function  SEL4to1FUNC;    //注意此行不需要端口名列表
      input  A1, B1, C1, D1;  //函数的输入参量声明
      input  [1:0] SEL1;      //函数的输入参量声明
      case(SEL1)
        2'd0: SEL4to1FUNC = A1;
        2'd1: SEL4to1FUNC = B1;
        2'd2: SEL4to1FUNC = C1;
        2'd3: SEL4to1FUNC = D1;
      endcase
    endfunction
endmodule

(2)激励块(Test Bench)

`timescale  1ns/1ns    //定义时间单位
module Test_SEL4to1();
//declare variables to be connected to inputs
  reg IN0, IN1, IN2, IN3;
  reg [1:0]SEL;
  wire OUT;      //Declare output wire
//Instantiate the Design Block
  SEL4to1 mymux(.A(IN0), .B(IN1), .C(IN2), .D(IN3), .SEL(SEL), .F(OUT) );

//Stimulate the inputs
initial
  begin
    IN0 = 1;  IN1 = 0; IN2 = 0; IN3 = 0; //set input lines
    #10  $display ($time, "\t IN0= %b, IN1= %b, IN2= %b, 
                   IN3= %b \n", N0, IN1, IN2, IN3);  
    #10   SEL = 2'b00;   //choose IN0
    #30   SEL = 2'b01;   //choose IN1
    #30   SEL = 2'b10;   //choose IN2
    #100  SEL = 2'b11;   //choose IN3
    #100 $stop;          //总仿真时间为280ns
  end
 
always begin
       #5 IN2 = ~IN2;   //每隔 5ns,IN2改变一次状态
   end
always begin
       #10 IN3 = ~IN3;  //每隔10ns,IN3改变一次状态
   end
//Monitor the outputs
initial
      $monitor ($time,  "\t SEL=%b,  OUT = %b \n", SEL, OUT);
endmodule 

(3)仿真结果:

4选1数据选择器的仿真波形

例:2选1数据选择器(Design Block)

module MUX2_1(A,B,SEL,OUT);
    output OUT;
    input A,B,SEL;

    assign OUT = SEL2_1_FUNC(A,B,SEL); //调用函数
    
    //定义函数
    function SEL2_1_FUNC; //此行不需要端口名列表
      input A,B,SEL;      //函数的输入参量声明
     if (SEL==0) 
           SEL2_1_FUNC = A;
     else  SEL2_1_FUNC = B;
    endfunction

endmodule

例:使用函数计数1的个数的模块。

module count_one_function (data_in, out);
  input      [7:0] data_in;
  output reg [3:0] out;
  always @(data_in)
     out = count_1s_in_byte(data_in);

  // function declaration from here.
  function [3:0] count_1s_in_byte(input [7:0] data_in);
     integer i;
     begin
    count_1s_in_byte = 0;
    for(i=0; i<=7; i=i+1)
      if(data_in[i] == 1)
        count_1s_in_byte = count_1s_in_byte +1;
     end
  endfunction
endmodule    

任务(task)说明语句

任务的定义

task <任务名>;
    端口与类型说明;
   变量声明;
   语句1;
   语句2;
   .....
   语句n;
endtask

任务的调用

一个任务由任务调用语句调用,任务调用语句给出传入任务的参数值和接收结果的变量值,其语法如下:

<任务名>  (端口1,端口2,……,端口n);

关于任务的几点说明

1) 任务可以由时间控制语句甚至延迟操作符组成。
2) 任务可以有输入和输出声明。
3) 任务可以由函数调用组成,但函数不能由任务组成。
4) 任务可以有输出参数,在调用时不用于返回值。
5) 任务可用于调用其他任务。
6) 在编写可综合RTL时,不建议使用任务。
7) 任务用于编写行为或可仿真模型。

例:使用任务从给定字符串中计算1的个数。

module count_one_task (data_in, out);
  input      [7:0] data_in;
  output reg [3:0] out;
  always @(data_in)
     count_1s_in_byte(data_in, out);

  // task declaration from here.
  task count_1s_in_byte(input      [7:0] data_in, 
                        output reg [3:0] count
                        );
     integer i;
     begin               // task functional description
    count = 0;
    for(i=0; i<=7; i=i+1)
      if(data_in[i] == 1)
        count = count + 1;
     end
  endtask
endmodule    

参考文献:

  1. Verilog HDL与FPGA数字系统设计,罗杰,机械工业出版社,2015年04月
  2. Verilog HDL与CPLD/FPGA项目开发教程(第2版), 聂章龙, 机械工业出版社, 2015年12月
  3. Verilog HDL数字设计与综合(第2版), Samir Palnitkar著,夏宇闻等译, 电子工业出版社, 2015年08月
  4. Verilog HDL入门(第3版), J. BHASKER 著 夏宇闻甘伟 译, 北京航空航天大学出版社, 2019年03月

欢迎关注公众号【AIShareLab】,一起交流更多相关知识,前沿算法,Paper解读,项目源码,面经总结。

目录
相关文章
|
6月前
|
存储 编译器 索引
Verilog基础【一】
Verilog基础【一】
178 0
|
4月前
|
算法 异构计算
FPGA入门(2):Verilog HDL基础语法
FPGA入门(2):Verilog HDL基础语法
30 0
|
5月前
|
监控 算法 编译器
初识 Verilog HDL , 什么是verilog HDL?
这是一篇关于Verilog HDL的学习笔记摘要。Verilog是一种硬件描述语言,用于数字系统的多层抽象设计,包括行为、数据流和结构。设计流程包括功能设计、Verilog描述、软件模拟、逻辑综合和硬件实现。模块是Verilog的基本单元,代表逻辑实体,通过并行运行和分层连接实现复杂系统。模块包含端口列表和定义,通过模块调用(实例化)实现子模块连接。Verilog的参数声明和预处理指令(如`define、`include和`timescale)增加了代码的可读性和灵活性。笔记指出Verilog与C语言有相似之处,易于学习。
|
6月前
|
存储 人工智能 安全
Verilog基础【二】
Verilog基础【二】
186 1
|
6月前
|
C++
Verilog 函数和任务
Verilog 函数和任务
|
算法 关系型数据库 MySQL
FPGA:Verilog HDL程序的基本结构
FPGA:Verilog HDL程序的基本结构
160 0
FPGA:Verilog HDL程序的基本结构
|
开发工具 芯片 异构计算
Verilog 设计方法
Verilog 的设计多采用自上而下的设计方法(top-down)。即先定义顶层模块功能,进而分析要构成顶层模块的必要子模块;然后进一步对各个模块进行分解、设计,直到到达无法进一步分解的底层功能块。这样,可以把一个较大的系统,细化成多个小系统,从时间、工作量上分配给更多的人员去设计,从而提高了设计速度,缩短了开发周期。
155 1
|
存储 算法 异构计算
基于Verilog HDL的状态机描述方法
⭐本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。
150 0
基于Verilog HDL的状态机描述方法
|
自然语言处理 算法 异构计算
Verilog HDL基本语法规则
本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。
241 0
Verilog HDL基本语法规则