FPGA新起点V1开发板(五)——Modelsim软件的使用(联合仿真

简介: FPGA新起点V1开发板(五)——Modelsim软件的使用(联合仿真

一、简介


0a2653c851af460fa595bd959398a8f1.png


1.1 前仿真


0eacb84100b54626af849e6b562bf92a.png

主要是用于验证代码的功能是否正确,不考虑电路的延迟


1.2 后仿真


2d65d23f6d4748949b924e4057485923.png


二、联合仿真


2.1 选择modesim的安装路径


0a2653c851af460fa595bd959398a8f1.png


2.2 设置选择eda的工具


0eacb84100b54626af849e6b562bf92a.png2d65d23f6d4748949b924e4057485923.png

已经关联好


2.3 test bench文件


为顶层文件提供激励,如系统时钟和复位信号,quartes里面有模板

2e9b90b2ca334476abebe75bafe6eeaa.png


2.4 打开test bench文件


根据下面的路径

0a2653c851af460fa595bd959398a8f1.png

通过file的open


0eacb84100b54626af849e6b562bf92a.png2d65d23f6d4748949b924e4057485923.png


2.5 给系统时钟和复位信号赋初值


timescale 1 ps/ 1 ps,前面是仿真的单位后面是仿真的精度,修改成ns


initial                                                
begin                                                  
    sys_clk = 1'b0;  //将系统时钟赋为0
    sys_rst_n = 1'b0; //将复位信号赋为0
    #100 sys_rst_n = 1'b1; //延时100ns后,复位信号拉高
    #1000 $stop;//增加停止条件,运行1微秒后停止
end
//产生时钟的翻转信号,系统时钟是50MHz,则周期是20ns,则每延时10ns系统时钟翻转一次                                                    
always #10 sys_clk = ~sys_clk;                                           
endmodule

0a2653c851af460fa595bd959398a8f1.png


2.6 配置仿真功能


0eacb84100b54626af849e6b562bf92a.png

复制test bench的文件名


2d65d23f6d4748949b924e4057485923.png2e9b90b2ca334476abebe75bafe6eeaa.png


三、RTL仿真


0a2653c851af460fa595bd959398a8f1.png

RTL功能仿真

0eacb84100b54626af849e6b562bf92a.png


3.1 打开波形窗口


2d65d23f6d4748949b924e4057485923.png2e9b90b2ca334476abebe75bafe6eeaa.png4cebaac233b3433da32a72337a77fc60.png


点击最下面,可隐藏路径


0a2653c851af460fa595bd959398a8f1.png


右边是几进制显示,这里选择二进制


0eacb84100b54626af849e6b562bf92a.png2d65d23f6d4748949b924e4057485923.png


3.2添加内部信号


0a2653c851af460fa595bd959398a8f1.png0eacb84100b54626af849e6b562bf92a.png2d65d23f6d4748949b924e4057485923.png


可以看出count是11次


四、时序仿真


需要编译


0a2653c851af460fa595bd959398a8f1.png0eacb84100b54626af849e6b562bf92a.png2d65d23f6d4748949b924e4057485923.png


直接run

2e9b90b2ca334476abebe75bafe6eeaa.png

有一点误差


相关文章
|
5月前
|
算法 异构计算
m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件
m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件
32 0
|
5月前
|
存储 算法 芯片
星嵌OMAPL138+国产FPGA工业开发板 中科亿海微 EQ6HL45系列FPGA 替代spartan-6
OMAPL138+FPGA工业开发板TI ARM9+C674x DSP 中科亿海微国产FPGA EQ6HL45LL-2CSG324G,基于OMAPL138+国产FPGA的DSP+ARM+FPGA三核评估套件。
|
6月前
|
测试技术 异构计算
Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA
基于广州星嵌TI OMAP-L138(浮点DSP C6748+ARM9) +Xilinx Spartan-6 FPGA工业核心板
|
6月前
|
算法 计算机视觉 异构计算
FPGA图像处理(高斯滤波)仿真篇
高斯滤波是一种低通平滑滤波,常用于模糊处理和减少噪声信号,其中模糊处理常用于预处理,即在提取目标之前去除图像中的一些细节等,这有利于高通处理。对于二维的数字图像信号,一般通过线性滤波器和非线性滤波器的模糊处理来减少强噪声信号。平滑滤波器就是用滤波掩模确定的邻域内的像素与加权值相卷积后得到的灰度均值来代替每个像素的值,这就很容易使用硬件实现。 GAUSS 滤波算法克服了边界效应,因而滤波后的图像较好。
|
9月前
|
算法 网络协议 安全
m基于DE2-115开发板的网口UDP数据收发系统FPGA实现
m基于DE2-115开发板的网口UDP数据收发系统FPGA实现
223 0
|
11月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench
212 0
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench
|
算法 异构计算
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
184 0
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
|
5天前
|
算法 异构计算
基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
|
2月前
|
算法 5G 数据处理
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
35 0
|
2月前
|
算法 异构计算 索引
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
27 1

热门文章

最新文章