FPGA新起点V1开发板(三)——Quartus II软件的使用(流水灯的烧录以及sof转jic的方法记录)(下)

简介: FPGA新起点V1开发板(三)——Quartus II软件的使用(流水灯的烧录以及sof转jic的方法记录)(下)

咳咳,接下来才是真正的分配引脚


0a2653c851af460fa595bd959398a8f1.png


打开引脚分配表


0eacb84100b54626af849e6b562bf92a.png


对照着填入就行

2d65d23f6d4748949b924e4057485923.png

有点乱,被我弄得,不过将就着看吧,点击关闭就行

2e9b90b2ca334476abebe75bafe6eeaa.png

刚刚设置的引脚都在qsf这个文件里面,如果想要更改,可以直接在这个文件里面更改


七、编译工程


0a2653c851af460fa595bd959398a8f1.png0eacb84100b54626af849e6b562bf92a.png


这里是进度:

分析与综合

布局布线

生成用于加载程序的文件

时序分析

EDA网标

2d65d23f6d4748949b924e4057485923.png

看到警告不要慌(我当时是慌了),其实好像是时序没做仿真没做的原因


八、下载程序


20a75ac1078a457eb6af6e03411ae1f9.jpeg


点击programmer

0a2653c851af460fa595bd959398a8f1.png

添加驱动

0eacb84100b54626af849e6b562bf92a.png

添加下载文件


2d65d23f6d4748949b924e4057485923.png2e9b90b2ca334476abebe75bafe6eeaa.png4cebaac233b3433da32a72337a77fc60.png


下载程序

嗯,超级紧张,害怕出现问题


成功了!!!

贼开心啊


注意点:如果关闭后,再次打开电源,是不会进行流水灯的

因为默认是保存在片内SRAM的,而这个是掉电不保存的。如果想要掉电保存的话,需要固化到开发板的Flash中

而固化文件是jic文件,需要手动将sof文件变成jic文件


附、修改成jic文件


0a2653c851af460fa595bd959398a8f1.png0eacb84100b54626af849e6b562bf92a.png2d65d23f6d4748949b924e4057485923.png2e9b90b2ca334476abebe75bafe6eeaa.png4cebaac233b3433da32a72337a77fc60.png6de278e6d6694ce5bb08e7e842b7e74b.png7a399525ddec4b77923c464820b33738 (1).png7a399525ddec4b77923c464820b33738.png


jic文件比sof文件时间长,并且掉电再上电才有结果


如果想擦除程序

0a2653c851af460fa595bd959398a8f1.png

如果想再写入,在前面打勾就行


相关文章
|
异构计算
FPGA新起点V1开发板(十)——按键控制LED
FPGA新起点V1开发板(十)——按键控制LED
479 3
FPGA新起点V1开发板(十)——按键控制LED
|
异构计算
FPGA新起点V1开发板(八-语法篇)——状态机
FPGA新起点V1开发板(八-语法篇)——状态机
463 3
|
异构计算
FPGA新起点V1开发板(九)——流水灯
FPGA新起点V1开发板(九)——流水灯
401 2
|
异构计算
FPGA新起点V1开发板(七-语法篇)——程序框架+高级语法(选择性做笔记)
FPGA新起点V1开发板(七-语法篇)——程序框架+高级语法(选择性做笔记)
475 2
|
C语言 芯片 异构计算
FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法
FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法
459 1
|
异构计算
LabVIEWCompactRIO 开发指南25 实施LabVIEW FPGA代码的方法
LabVIEWCompactRIO 开发指南25 实施LabVIEW FPGA代码的方法
401 0
|
异构计算
|
存储 算法 芯片
星嵌OMAPL138+国产FPGA工业开发板 中科亿海微 EQ6HL45系列FPGA 替代spartan-6
OMAPL138+FPGA工业开发板TI ARM9+C674x DSP 中科亿海微国产FPGA EQ6HL45LL-2CSG324G,基于OMAPL138+国产FPGA的DSP+ARM+FPGA三核评估套件。
|
算法 数据安全/隐私保护 异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
748 74
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
868 69

热门文章

最新文章