如何用命令行的形式进行仿真及do脚本的使用(仿真工具使用技巧)【Modesim/Questasim】

简介: 如何用命令行的形式进行仿真及do脚本的使用(仿真工具使用技巧)【Modesim/Questasim】

一、写在前面


Modesim/Questasim是Mentor公司用来仿真VHDL/Verilog/Systemverilog的EDA工具,因其可以运行在Windows系统下,同时与各类FPGA的开发平台有较好的适配,所以是很多数字IC或FPGA初学者第一次接触到的仿真工具,但是简体中文互联网上对Modesim/Questasim的使用技巧的归类与整理不够详细,也不够准确,因此创作本前缀为【Modesim/Questasim】的系列文章,对此工具的使用技巧进行整理与归纳总结。

当然modesim/Questasim更多的是提供给FPGA/数字IC领域初学者的仿真工具,对于IC设计来说,真正工作环境使用到的更多的是VCS,也希望有志于从事数字IC领域工作的人员尽早地将环境转移到linux下的VCS上去进行熟悉


二、如何使用命令行进行仿真


本篇博客使用的设计文件和仿真文件依旧为【数字IC手撕代码】Verilog自动售卖饮料机|题目|原理|设计|仿真,其中包含一个有状态机的设计文件和一个仿真文件,有需要的读者可查看自行下载,本篇博客借助此设计与仿真文件进行命令行仿真的讲解。

2.1 vlib命令

打开Modesim/Questasim后,我们首先要在transcript中输入的命令是vlib命令,在我们正式开始仿真之前,我们需要一个libarary,目的是为了存储编译结果,对应的命令就是vlib,对应的GUI操作(图形化操作)是在主菜单上File > New > Library

vlib work


通过这个命令,我们创建了一个名为work的library来存储编译结果。


2.2 vmap命令(可选)

第二个可以输入transcript的命令为vmap命令,目的是将映射逻辑库名到指定的目录

vmap <logical_name> <directory_pathname>


2.3 vlog命令

vlog命令是用来编译Verilog文件的命令,对应于GUI操作的Compile > Compile

假如使用的文件不是Verilog格式,我们也有可能会使用vcom和sccom命令,其中vcom是用来编译VHDL文件的命令,sscom是用来编译System C格式文件的命令

image.png

vlog drink_machine_tb.v drink_machine.v


回车后Questasim会告诉我们编译的结果,如下图为例,Error:0,Warning:0,编译顺利通过。

image.png


2.4 vopt命令(可选)

vopt是用来优化仿真的命令,优化的目的是为了加快仿真,但是Modesim/Questasim的自动优化会使我们丢失掉信号波形,因此一般情况下我们不需要优化仿真,这个命令是不用输入的,这个命令对应的GUI操作为Simulate > Design Optimization


2.5 vsim命令

当我们完成编译后, 就需要使用vsim命令来将所需的仿真文件加载进仿真器了,这个命令对应的GUI操作作为Simulate > Start Simulation

vsim -gui -novopt work.drink_machine_tb


-gui意为图形化仿真,-novopt意为不对波形进行优化,work为library的名字,drink_machine_tb为顶层模块名

通过这个命令,我们顺利的打开了GUI仿真窗口

6aefe6c600e74ab7910936567b430bb5.png


2.6 开始仿真

将仿真文件装载进仿真器后,我们就可以开始仿真了,这个命令对应的GUI操作为 Simulate > Run


2.6.1 add wave命令

这个命令的主要作用是添加并设置波形

add wave drink_machine_tb/u1/*


add wave是添加波形的命令,drink_machine_tb是顶层模块名,通过u1一路向下延申,最后使用*来代表添加该级所有的信号,此操作过后,u1下面的所有信号都被添加到波形窗口中

image.png


2.6.2 run命令

这个命令的作用是进行一段时间仿真

run 100ns


当我们输入这个命令后,仿真进行了100ns,波形窗口出现了对应的波形

image.png


2.6.3 其他命令

image.png


2.7结束仿真

当我们进行完仿真需要退出时,可以使用如下的命令,仿真会自动结束

quit -sim


2.8 总结

image.png


三、do文件


我们也可以将以上的命令进行组合与挑选,写入.do文件,do文件是Modesim/Questasim可以识别的脚本文件

3.1 do文件案例

将以下的命令保存在文本文件中,后缀名改为“.do”放到设计仿真文件所在文件夹即可

## part 1: new lib
vlib work
vmap work work
## part 2: load design
vlog drink_machine_tb.v drink_machine.v
## part 3: sim design
vsim -novopt -gui work.drink_machine_tb
## part 4: add wave
add wave drink_machine_tb/u1/*  
## part 5: run  
run 100ns


3.2 运行do文件

3.2.1 GUI形式运行.do文件

依次选择File ——load——Macro File,最后选择所写.do文件即可

image.png


3.2.2 命令行形式运行.do文件

在transcript窗口键入以下命令,也可以开启脚本化仿真

do cmd.do


3.3.3 运行结果

Modesim/Questasim会按照脚本的内容一步一步的进行执行,新建工程,编译文件后,会加载100ns的波形

image.png


四、其他Modesim/Questasim使用技巧


如何在仿真窗口查看信号频率

如何设置“tab”键缩进数量

如何去除仿真时的信号前缀

如何设置一个清爽的仿真窗口

如何使用delta cycle来观察相同边沿的先后顺序

如何使用Modesim查看状态机状态跳转

如何用命令行的形式进行仿真及do脚本的使用


五、仿真工具的User Manual 下载


5.1 Modesim User Manual下载

点赞并关注作者,回复“Modesim”关键词即可获得下载链接


5.2 Questasim User Manual下载

点赞并关注作者,回复“Questasim”关键词即可获得下载链接

若是回复了没消息也可自取

2e6fe3cd89e343a89fb6feb4a9625d41.png

相关文章
|
6月前
|
机器学习/深度学习 数据采集 人工智能
m基于深度学习网络的手势识别系统matlab仿真,包含GUI界面
m基于深度学习网络的手势识别系统matlab仿真,包含GUI界面
122 0
|
1月前
|
监控 算法 数据安全/隐私保护
基于三帧差算法的运动目标检测系统FPGA实现,包含testbench和MATLAB辅助验证程序
本项目展示了基于FPGA与MATLAB实现的三帧差算法运动目标检测。使用Vivado 2019.2和MATLAB 2022a开发环境,通过对比连续三帧图像的像素值变化,有效识别运动区域。项目包括完整无水印的运行效果预览、详细中文注释的代码及操作步骤视频,适合学习和研究。
|
3月前
|
机器学习/深度学习 XML 搜索推荐
图像自动化保存工具:Python脚本开发指南
图像自动化保存工具:Python脚本开发指南
|
5月前
|
编解码 机器人 关系型数据库
掌握计算机自动化:PyAutoGUI库详细教程(最全使用方法,每行代码都有注释,帮你解决与之有关的所有问题)
掌握计算机自动化:PyAutoGUI库详细教程(最全使用方法,每行代码都有注释,帮你解决与之有关的所有问题)
|
6月前
|
测试技术 Windows
LabVIEW如何调用.m脚本LabVIEW调用MATLAB
LabVIEW如何调用.m脚本LabVIEW调用MATLAB
145 2
|
机器学习/深度学习 算法 异构计算
m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证
m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证
298 0
m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证
|
Linux 异构计算 Windows
如何设置一个清爽的仿真窗口(仿真工具使用技巧)【Modesim/Questasim】
如何设置一个清爽的仿真窗口(仿真工具使用技巧)【Modesim/Questasim】
如何设置一个清爽的仿真窗口(仿真工具使用技巧)【Modesim/Questasim】
|
JavaScript Serverless Shell
函数计算命令行行工具|学习笔记
快速学习 函数计算命令行行工具
110 0
 函数计算命令行行工具|学习笔记
|
SQL IDE 前端开发
神器你值得拥有——CoolFormat代码一键自动格式化工具,支持Verilog
神器你值得拥有——CoolFormat代码一键自动格式化工具,支持Verilog
408 0
神器你值得拥有——CoolFormat代码一键自动格式化工具,支持Verilog
Modelsim使用TCL脚本编写do文件进行快速仿真(前仿真)
Modelsim使用TCL脚本编写do文件进行快速仿真(前仿真)
933 0