笔试
澜起科技的笔试涵盖内容较为常见，笔试题目包括FIFO的深度计算，跨时钟域的处理，DFF和LATCH的区别，STA静态时序分析等常见内容，具体题目如下
1.ASIC的设计流程
2.DFF和LATCH的区别
3.产生latch的原因，避免latch的方法
4.无毛刺时钟转换电路
5.单bit 多bit跨时钟域的方法
6.写出grey code的生成方法和0-12位的8421码和格雷码，同时解释9位深的FIFO能否使用格雷码及其原因
7.用verilog语言去描述一个DFF
8.sta静态时序分析
9.FIFO的读写深度判断
异步FIFO，写40MHz，读50MHz，一次突发传输的长度是120，计算需要的数据深度
假如两个连续写的操作之间夹杂着一个idle clock，那么计算FIFO所需深度
