AD2428W手册解读之事件控制 上

A2B协议引擎包含一组寄存器，为向主机提供中断提供支持。这些记录包括：

               1、A2B_INTSTAT。

               2、 A2B_INTSRC。

               3、A2B_INTTYPE。

               4、 A2B_INTPND0 through A2B_INTPND2。

               5、 A2B_INTMSK0 through A2B_INTMSK2。

       要在主节点上注册从属中断请求，需要在A2B_INTMSK0和A2B_INTMSK1寄存器中打开从属中断的掩码。仅在主节点中，也要在A2B_INTMSK2寄存器中取消中断掩码。

       A2B_IRQ引脚的活动极性是使用A2B_PINCFG寄存器设置的。默认情况下，中断请求在A2B_IRQ引脚和A2B_INTSTAT设置上以高电平表示。硬中断请求优先级别。主收发器中的活动中断请求在主机读取主收发器A2B_INTTYPE寄存器时被清除和修改。这个过程也适用于从节点接收中断请求的主节点。

       主收发器寄存器(A2B_INTSRC)表示活动中断是由主节点产生的还是由从节点产生的(它还提供从节点的ID)。主收发器中的A2B_INTTYPE寄存器包含主机用来确定中断原因的信息。优先级逻辑自动确定A2B_INTSRC和A2B_INTTYPE寄存器的值。其他挂起的中断请求可以在读取A2B_INTTYPE寄存器之后出现。当读取A2B_INTTYPE寄存器时，A2B_IRQ引脚在一个fSYSBCLK周期(~20 ns)内低电平。如果有挂起的中断请求，引脚立即转换到高电平。

       当屏蔽中断发生时，它们会通过A2B_INTPND2寄存器注册为A2B_INTPND0中的sticky位，但不会触发中断请求。一旦被揭露，任何挂起的中断都会触发中断请求，其优先级顺序如下：

               1、主中断优先于从节点中断。

               2、从节点ID编号越低的优先级越高。

               3、较低的数字A2B_INTTYPE优先于较高的数字。

               4、A2B_INTPND0优先级高于A2B_INTPND1, A2B_INTPND1优先级高于

       A2B_INTPND2。

               5、挂起寄存器A2B_INTPND0到A2B_INTPND2中编号较低的位优先于编号较高的位。

       当主收发器从从站接收到中断请求时，IRQ信号立即被断言。

1、主机对中断请求的响应

       当主机接收到来自主节点的中断请求时(由IRQ信号变高表示)，主机可以读取A2B_INTSRC寄存器和A2B_INTTYPE寄存器，分别获得产生中断请求的从节点ID和中断请求的类型。这可以通过执行一个2字节的读取来完成，从A2B_INTSRC地址开始，它读取两个寄存器。在A2B_INTTYPE寄存器读取完成时，活动中断被清除，如果没有其他挂起的中断，IRQ就会降低。

2、中断延迟

       在同步响应帧(SRF)内，从收发器上游发送中断信号到主收发器。在SRF开始之后(在从节点开始驱动AP和AN引脚之后)中断会被通知给下一个超级帧的SRF中的主节点。假设没有其他具有更高优先级的中断来屏蔽IO引脚中断，从节点IO引脚和主节点IRQ之间的延迟为：

               1、4个SYSBCLK周期用于引脚中断产生(81.4 ns) +。

               2、一个超帧延迟进入SRF (20833.3 μ s) +。

               3、64个SYSBCLK周期，长度为SRF (1,302.1 ns) +

               4、主Rx延迟(101.7 ns) + 5个SYSBCLK周期。

               5、两个SYSBCLK周期用于主节点中的IRQ逻辑(40.7 ns)。

       除了22.36 μ s的总延迟之外，SRF必须通过的每个slave还有另外9个SYSBCLK延迟周期(N × 183.1 ns)。例如，在一个有三个slave的系统中，从slave 2到master的GPIO中断的最大延迟为“22.36µs + (2 x 0.183) μs= 22.73µs”。

3、错误管理

       以下部分提供了关于错误管理的信息。通过A2B总线传输的所有数据都在接收端检查是否违反了线路代码(DDERR)。此外，SCF和SRF使用循环冗余码(CRC)，每个同步数据槽使用一个奇偶校验位来额外的错误检测确定性，如帧结构细节图所示。

框架结构的细节

3.1、下行数据错误检测

       16位循环冗余码(CRC)是SCF内任何下游控制数据的一部分。该CRC在接收端确定SCF数据在传输期间是否损坏。

       SCF有一个序言来指示超帧的开始。它提供了一种比特模式，奴隶们使用它来进行时钟和帧同步。如果这个帧同步没有被从站检测到，这个错误被当作CRC错误处理。

3.2、上游数据错误检测

       SRF中任何上游响应数据都包含一个16位循环冗余代码。接收端CRC判断SRF数据在传输过程中是否损坏。中断请求字段在SCF内部有一个额外的CRC (ICRC)，以防止错误中断被触发。

       SRF有一个序言来指示响应框架的开始。它提供了用于时钟和帧同步的位模式。如果这个帧同步没有被上游节点检测到，这个错误会在从节点中以SRFCRCERR的形式被捕获，因为这个CRCERR是主节点。

3.3、数据槽错误纠正

       节点接收到的数据槽位可能自动修正的情况如下：

               1、如果没有看到帧同步前导，所有从总线接收到的数据槽将自动替换为之前的良好值。

               2、如果从站在SCF中检测到CRC错误(A2B_INTPND0. CRCERR =1)，所有从总线接收

       到的下游数据槽都被替换为之前的正确值。

               3、如果主服务器在SRF中检测到CRC错误(A2B_INTPND0.CRCERR =1)，所有从总线

       接收的上游数据槽都被替换为之前的正确值。

               4、如果数据解码错误(A2B_INTPND0.DDERR =1)或在一个数据槽内检测到数据校验错

       误(A2B_INTPND0. DDERR =1)。接收到的错误数据槽将自动替换为之前的正确槽值。

3.4、控制和响应错误处理

       当主机通过I2C和A2B(例如I2C通过距离)访问寄存器时，同步控制帧(SCF)和同步响应帧(SRF)携带该数据交换。如果在控制帧或响应帧中出现通信错误，主节点会自动发起对寄存器访问的重试。主节点会多次重试，直到访问成功或发生I2C超时。在重试时间内，应用I2C时钟扩展，这向主机发出事务未完成的信号。如果有一个I2C超时(I2C超时发生在30个超级帧之后)，主机标记一个I2CERR中断，主机可以对此做出响应。

       在主机中接收到的已损坏的中断请求将被忽略。如果一个真正的中断事件发生，由于中断没有被清除，从机会自动重新生成中断。

3.5、错误信号

       在A2B_INTPND0或A2B_INTPND2寄存器中标记的任何通信错误，在分别在A2B_INTMSK0或A2B_INTMSK2寄存器中启用相应的中断时，都会触发中断请求。这些中断请求使用A2B_IRQ引脚或A2B_INTSTAT。发送请求给主机的IRQ位。然后，主机可以读取A2B_INTSRC和A2B_INTTYPE寄存器，以确定错误是什么以及它发生在哪里。

       A2B_BECCTL寄存器选择要统计哪些通信错误，以及要生成中断请求必须超过哪些计数器阈值。使用该特性，某些单比特通信错误不必产生中断，除非它们在上次清除A2B_BECNT寄存器之后的一段时间内显著累积。此外，可以使用A2B_ERRMGMT寄存器选择三种通过I2S/TDM接口发送数据槽错误的方法(详细信息请参见错误管理寄存器)。