FPGA项目五:数码管动态扫描(下)

简介: FPGA项目五:数码管动态扫描

第四节 综合和上板


4.1 新建工程


打开软件 Quartus Ⅱ,点击“File”下拉列表中的 New Project Wzard…新建工程选项,如下图所示。

1670928050518.jpg

随后会出现 Quartus 新建工程介绍,如下图所示,直接点击“Next”。

1670928060250.jpg

此时会出现工程文件夹、工程名、顶层模块名设置界面,如图 3.5-13。设置目录为:D:/mdy_book/mdyBookMySeg,工程名和顶层名为 mdyBookMySeg。再次强调,为了避免初学者在后续操作中出现报错情况,强烈建议设置的文件目录和工程名称与本书保持一致。设置完成后点击“Next”。

1670928069260.jpg

新建工程类型设置选择选择“Empty project”,如下图所示,然后点击“Next”。

1670928077594.jpg

文件添加界面如图 3.5- 15 所示,点击右侧的“Add”按钮,添加之前写好

的“mdyBookMySeg.v”文件,可以看到界面下方会显示出文件,随后点击“Next”。

1670928086796.jpg

芯片型号选择界面如图 3.5- 16 所示,选择“Cyclone ⅣE”,在芯片型号选择处选择“EP4CE15F23C8”,点击“Next”。

1670928095747.jpg

图 3.5- 17 为 QUARTUS 设置工具界面,不必做任何修改,直接点击“Next”。

1670928105306.jpg

新建工程的汇总情况如下图所示,点击“Finish”后完成新建工程。

1670928113225.jpg


4.2 综合


新建工程步骤完成后,就会出现如下所示的 QUARTUS 界面

1670928123030.jpg

点击编译按钮,可以对整个工程进行编译。编译成功的界面如图 3.5-20所示:

1670928131786.jpg

4.3 配置管脚


下面需要对相应管脚进行配置。如下图所示,在菜单栏中选中“Assignments”,然后选择“Pin Planner”,随后会弹出配置管脚的窗口。

1670928142698.jpg

,按照表 3.5- 3 中最右两列配置好 FPGA 管脚。配置管理来源参见管脚配置环节,最终配置结果如图 3.5- 22。配置完成后,关闭“Pin Planner”,软件自动会保存管脚配置信息。

1670928154834.jpg

1670928161163.jpg


4.4 再次综合


再次打开“QUARTUS”软件,在菜单栏中选中“Processing”,然后选择“Start Compilation”,再次对整个工程进行编译和综合,如下图所示。

1670928174161.jpg

当出现图 3.2-19QUARTUS 编译成功标志时则说明编译综合成功。

1670928185852.jpg


4.5 连接开发板


完成编译后开始进行上板调试操作,按照下图的方式,将下载器接入电脑 USB 接口,接上开发板电源后按下开发板下方蓝色开关,硬件连接完毕。

1670928196509.jpg

4.6 上板


打开 QUARTUS 界面,单击界面中的下图会弹出配置界面。在界面中点击“add file”添加“.sof”文件后点击“Start”,会在“Progress”出现显示进度。

1670928213670.jpg

1670928224265.jpg

当进度条到 100%时提示成功,如下图所示,此时即可在开发板上观察相应的现象。

1670928232524.jpg

如果操作没有错误,此时可以观察到开发板上数码管的数字每一秒增加一个,并且按照从左到右数码管的排列依次显示。如果显示方向或者时间错误,就需要从头开始进行错误排查。如果无法自己完成错误排查的话,可以重新按照步骤操作一遍,相信一定可以达到想要的效果。

相关文章
|
28天前
|
芯片 异构计算
【FPGA】高云FPGA之数字钟实验->HC595驱动数码管(三)
【FPGA】高云FPGA之数字钟实验->HC595驱动数码管
|
5月前
|
测试技术 异构计算
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
78 0
|
程序员 异构计算
FPGA项目五:数码管动态扫描(中)
FPGA项目五:数码管动态扫描
205 0
FPGA项目五:数码管动态扫描(中)
|
异构计算
FPGA项目五:数码管动态扫描(上)
FPGA项目五:数码管动态扫描
215 0
FPGA项目五:数码管动态扫描(上)
|
8天前
|
机器学习/深度学习 算法 异构计算
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
本文介绍了使用VIVADO 2019.2仿真的多通道FIR滤波器设计。展示了系统RTL结构图,并简述了FIR滤波器的基本理论,包括单通道和多通道的概念、常见结构及设计方法,如窗函数法、频率采样法、优化算法和机器学习方法。此外,还提供了Verilog核心程序代码,用于实现4通道滤波器模块,包含时钟、复位信号及输入输出接口的定义。
28 7
|
2月前
|
算法 异构计算
基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
|
1月前
|
算法 异构计算
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
该文介绍了基于FPGA的电子钟设计,利用Vivado2019.2平台进行开发并展示测试结果。电子钟设计采用Verilog硬件描述语言,核心包括振荡器、分频器和计数器。时间显示为2个十进制格式,闹钟功能通过存储器和比较器实现,当当前时间等于设定时间时触发。文中给出了Verilog核心程序示例,展示了时钟信号、设置信号及输出的交互。
28 2
|
3月前
|
算法 5G 数据处理
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
48 0

热门文章

最新文章