FPGA项目四:串口通信(下)

简介: FPGA项目四:串口通信

第 4 节 综合工程和上板


4.1 新建工程


打开软件 Quartus Ⅱ,点击“File”下拉列表中的 New Project Wzard…新建工程选项,如下图所示。

1670860675031.jpg

然后会出现 Quartus 新建工程介绍,如下图所示,直接点击“Next”。

1670860683797.jpg

此时会出现的是工程文件夹、工程名、顶层模块名设置界面,如图 3.4-30 所示。设置目录为:D:/mdy_book/mdyBookUart,工程名和顶层名为 mdyBookUart。这里再次强调,为了避免初学者使用过程中出现报错情况,强烈建议按照本书的工程名和文件名进行设置,设置完成后点击“Next”。注:由于版本持续优化,图中 uart 可能为 mdyBookUart

1670860691416.jpg

新建工程类型设置选择“Empty project”,如下图所示,然后点击“Next”。

1670860699493.jpg

文件添加界面如图 3.4- 32 所示,点击右侧的“Add”按钮,选择之前写好的“mdyBookUart.v”文件,可以看到界面下方会显示出文件,随后点击“Next”。注:由于版本持续优化,图中 uart.v 可能为 mdyBookUart.v

1670860708131.jpg

芯片型号选择界面如图 3.4- 33 所示,选择“Cyclone ⅣE”,在芯片型号选择处选择“EP4CE15F23C8”,之后点击“Next”。

1670860716145.jpg

图 3.4- 34 为 QUARTUS 设置工具界面,不必做任何修改,直接点击“Next”即可。

1670860723253.jpg

下图可以看到新建工程的汇总情况,点击“Finish”,完成新建工程。

1670860729902.jpg

4.2 综合


新建工程步骤完成后,就会出现如下所示的 QUARTUS 界面。

1670860740560.jpg

点击编译按钮,可以对整个工程进行编译。编译成功的界面,如图 3.4- 37 所示。

1670860747808.jpg


4.3 配置管脚


下面需要对相应管脚进行配置。如下图所示,在菜单栏中选中“Assignments”,然后选择“Pin Planner”,就会弹出配置管脚的窗口。

1670860759199.jpg

在配置窗口最下方中的“location”一列,参考表 3.2-2 信号和管脚关系,按照表 3.4- 1 中最右两列配置好 FPGA 管脚。配置管理来源参见管脚配置环节,配置结果如图 3.4- 39 所示。配置完成后,关闭“Pin Planner”,软件自动会保存管脚配置信息。

1670860766403.jpg

1670860773118.jpg

1670860780052.jpg


4.4 再次综合


再次打开“QUARTUS”软件,在菜单栏中选中“Processing”,然后选择“Start Compilation”,再次对整个工程进行编译和综合,如下图所示。

1670860801168.jpg

当出现图 3.1-70QUARTUS 编译成功标志时,说明编译综合成功。

1670860808055.jpg

4.5 连接开发板


完成编译后开始进行上板调试操作,按照下图的方式,将下载器接入电脑 USB 接口,接上开发板电源后按下开发板下方蓝色开关,硬件连接完毕。

1670860816846.jpg


4.6 上板


打开 QUARTUS 界面,单击界面中的 ,弹出配置界面。点击“add file”添加“.sof”文件,点击“Start”,会在“Progress”出现显示进度。

1670860828134.jpg

当进度条到 100%时提示成功,即表示上板结束。

1670860838107.jpg


4.7 串口调试


开发板连接完成后按下电源键,随后打开电脑的设备管理器,确认串口的端口号。从下图可以看出,当前串口的端口号为 COM3。

1670860850890.jpg

前文提供了串口调试工具下载地址,安装完成后,打开串口调试助手,其界面如下图所示。在操作界面进行设置:在串口选项中选择端口号,这里要注意端口号的选择需要与设备管理器中端口号显示一致,即为“COM3”;波特率选项选择“9600”;校验位选项选择“无校验位”;数据位选项选择“8”;停止位选项选择“2”;注意一定要勾选“十六进制显示”和“十六进制发送”两个选项:

1670860860605.jpg

设置好串口助手后,就可以观察发送数据的现象。在发送数据栏输入相应的数据(将 8 个 LED灯对应的 8 位二进制数转化为十六进制),然后点击手动发送,即可在开发板上观察到相应的现象。可以尝试发送不同的指令,看是否可以得到相应的 LED 灯变化效果。特别要注意的是,指令的顺序应与小灯亮的顺序相同,如果两者不同,则需检查指令顺序是否发生输入错误。

相关文章
|
6月前
|
数据格式 异构计算
|
6月前
|
C语言 异构计算
FPGA数字钟项目总结
FPGA数字钟项目总结
|
6月前
|
人工智能 物联网 5G
|
12月前
|
测试技术 异构计算
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
201 0
|
算法 芯片 异构计算
通过FPGA实现基于RS232串口的指令发送并控制显示器中目标位置
通过FPGA实现基于RS232串口的指令发送并控制显示器中目标位置
|
传感器 5G 数据处理
ZYNQ(FPGA)与DSP之间GPIO通信
基于 TI KeyStone 架构 C6000 系列 TMS320C6657双核C66x 定点/浮点 DSP以及 Xilinx Zynq-7000 系列 XC7Z035/045 SoC 处理器设计的高端异构多核评估板,由核心板与评估底板组成。 DSP采用 TMS320C6657 双核C66x 定点/浮点,每核主频1GHz/1.25GHz。 Xilinx Zynq SoC处理器采用的XC7Z035/045集成PL端Kintex-7架构+PS 端双核ARM Cortex-A9 ,28nm可编程逻辑资源。
ZYNQ(FPGA)与DSP之间GPIO通信
|
数据采集 数据处理 异构计算
ZYNQ(FPGA)与DSP之间SRIO通信实现
XQ6657Z35-EVM多核开发板通过SPI、EMIF16、uPP、SRIO 通信接口将DSP 与Zynq 结合在一起,组成DSP+Zynq 架构,实现了需求独特、灵活、功能强大的DSP+Zynq 高速数据采集处理系统。
ZYNQ(FPGA)与DSP之间SRIO通信实现
|
算法 数据安全/隐私保护 芯片
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench
315 0
|
算法 异构计算
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench
304 0
基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench

热门文章

最新文章