FPGA项目三:PWM呼吸灯(下)

简介: FPGA项目三:PWM呼吸灯

第四节 综合和上板


4.1 新建工程


打开软件“Quartus Ⅱ”,点击 File 下拉列表中的 New Project Wzard...新建工程选项,如下图所示。

1670859093037.jpg

随后会出现 Quartus 新建工程介绍,如下图所示,直接点击“Next”。

1670859107669.jpg

此时会出现工程文件夹、工程名、顶层模块名设置界面,如图 3.3- 11 所示。设置目录为:D:/mdy_book/mdyBookPwmled,工程名和顶层名为 mdyBookPwmled。这里再次进行强调,为了避免初学者使用过程中出现报错情况,强烈建议按照本书的工程名和文件名进行设置,设置完成后点击“Next”。

1670859122666.jpg

新建工程类型设置选择“Empty project”,如下图所示,然后点击“Next”。

1670859135795.jpg

文件添加界面如图 3.3- 13 所示,点击右侧的“Add”按钮,添加之前写好的“mdyBookPwmled.v”文件,可以看到界面下方会显示出文件,随后点击“Next”。

1670859163044.jpg

芯片型号选择界面如图 3.3- 14 所示,“Device Family”选择“Cyclone ⅣE”,在芯片型号选择处选择“EP4CE15F23C8”,之后点击“Next”。

1670859202827.jpg

图 3.3- 15 为 QUARTUS 设置工具界面,不必做任何修改,直接点击“Next”即可。

1670859212110.jpg

新建工程的汇总情况如下图所示,点击“Finish”,完成新建工程。

1670859222311.jpg

4.2 综合


新建工程步骤完成后,会出现如下所示的 QUARTUS 界面。

1670859260531.jpg

点击编译按钮可以对整个工程进行编译。编译成功的界面如图 3.3- 18 所示

1670859282703.jpg


4.3 配置管脚


下面需要对相应管脚进行配置。如下图所示,在菜单栏中选中“Assignments”,然后选择“Pin Planner”,随后会弹出配置管脚的窗口。

1670859309247.jpg

在配置窗口最下方中的“location”一列,参考错误!未找到引用源。,按照表 3.3-1 中最右两列配置好 FPGA 管脚,最终配置结果如图 3.3- 20。配置完成后,关闭“Pin Planner”,软件自动会保存管脚配置信息。

1670859349776.jpg

1670859358424.jpg


4.4 再次综合


再次打开“QUARTUS”软件,在菜单栏中选中“Processing”,然后选择“Start Compilation”,

再次对整个工程进行编译和综合,如下图所示。

1670859369050.jpg

当出现图 3.1-70QUARTUS 编译成功标志时,说明已经成功完成编译综合。

1670859381292.jpg


4.5 连接开发板


完成编译后开始进行上板调试操作,按照下图的方式,将下载器接入电脑 USB 接口,接上开发板电源后按下开发板下方蓝色开关,硬件连接完毕。

1670859395295.jpg


4.6 上板


打开 QUARTUS 界面,双击“Tasks”一栏中的”Program Device‘。

1670859418401.jpg

出现下载程序界面后点击“add file”添加“.sof”文件,点击“Start”,会在上方的“Progress”处显示进度,当进度条到 100%时提示成功,此时即可在开发板上观察相应现象。

1670859432128.jpg

如果操作步骤正确,此时可以在板子上看到 LED 灯在十秒内逐渐变亮,接下来的十秒又逐渐变暗,随后继续变亮,不断循环。如果观察到这一现象,可以判断此次设计成功。反之,如果 LED 灯没有正常显示或者按照设计目标的规律变暗变亮,就需要从头开始进行错误排查。如果无法自己完成错误排查的话,可以重新按照步骤操作一遍,相信一定可以达到想要的效果。

相关文章
|
6月前
|
C语言 异构计算
FPGA数字钟项目总结
FPGA数字钟项目总结
|
测试技术 异构计算
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
【FPGA基础入门实践】Verilog 基本项目操作逐步演示
220 0
|
异构计算
FPGA项目四:串口通信(下)
FPGA项目四:串口通信
128 2
FPGA项目四:串口通信(下)
|
异构计算
FPGA项目五:数码管动态扫描(下)
FPGA项目五:数码管动态扫描
206 0
FPGA项目五:数码管动态扫描(下)
|
程序员 异构计算
FPGA项目五:数码管动态扫描(中)
FPGA项目五:数码管动态扫描
256 0
FPGA项目五:数码管动态扫描(中)
|
异构计算
FPGA项目五:数码管动态扫描(上)
FPGA项目五:数码管动态扫描
301 0
FPGA项目五:数码管动态扫描(上)
|
程序员 异构计算
FPGA项目四:串口通信(中)
FPGA项目四:串口通信
297 0
FPGA项目四:串口通信(中)
|
芯片 异构计算
FPGA项目四:串口通信(上)
FPGA项目四:串口通信
373 0
FPGA项目四:串口通信(上)
|
程序员 异构计算
FPGA项目三:PWM呼吸灯(中)
FPGA项目三:PWM呼吸灯
253 0
FPGA项目三:PWM呼吸灯(中)
|
10天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的1024QAM调制解调系统的仿真与实现。通过Vivado 2019.2进行仿真,分别在SNR=40dB和35dB下验证了算法效果,并将数据导入Matlab生成星座图。1024QAM调制将10比特映射到复数平面上的1024个星座点之一,适用于高数据传输速率的应用。系统包含数据接口、串并转换、星座映射、调制器、解调器等模块。Verilog核心程序实现了调制、加噪声信道和解调过程,并统计误码率。
31 1

热门文章

最新文章