图 3.2-12 为 QUARTUS 设置工具界面，不必做任何修改，直接点击“Next”即可。
新建工程的汇总情况如图 3.2-13 所示，点击“Finish”完成新建工程。
4.2 综合
新建工程步骤完成后，QUARTUS 界面如下图所示。
点击编译按钮，可以对整个工程进行编译，编译成功后的界面如图 3.2-15 所示。
4.3 配置管脚
下面需要对相应管脚进行配置。如图 3.2-16 所示，在菜单栏中选中 Assignments 后选择 Pin Planner，随后配置管脚的窗口就会弹出。
在配置窗口最下方中的“location”一列，参考表 3.2-2 信号和管脚关系，按照表 3.2-1 中最右两列配置好 FPGA 管脚。此处配置管理来源的选择在最开始的管脚配置设计环节中进行了讲解，最终配置的结果见图 3.2-17。配置完成后，关闭“Pin Planner”，软件自动会保存管脚配置信息。
4.4 再次综合
再次打开“QUARTUS”软件，在菜单栏中选中“Processing”，然后选择“Start Compilation”，再次对整个工程进行编译和综合，如下图所示。
当出现如下图所示的编译成功标志时，说明已经编译综合成功。
4.5 连接开发板
完成编译后开始进行上板调试操作，按照下图的方式将下载器接入电脑 USB 接口，接上开发板电源后按下开发板下方蓝色开关，硬件连接完毕。
4.6 上板
如下图所示，单击 QUARTUS 界面中如下图所示的，弹出配置界面。
随后点击“add file”添加“.sof”文件，点击“Start”，在“Progress”中会显示出进度。
如图 3.2-22 所示，当“Progress”进度条中提示成功即可在开发板上观察到相应的现象。如果按照步骤正确完成了设计，此时会看到四个 LED 灯轮流开始闪烁，且每次持续的时间按照增加一秒的规律，四个 LED 灯依次闪烁循环往复，若观察到这一现象则可以判断此次设计成功。如果无法正常显示或者未按设计闪烁的情况，则需要回过头来进行排查错误。如果反复思考后依然无法找到错误，建议静下心来重新操作一遍，熟能生巧，多次实践后自然而然就可以迅速发现问题并且解决问题。
