源码位置：

1.Makefile的使用

一个通用的Makefile，它可以用来编译应用程序。

比如编写一个好的makefile ，可能具备以下的优点：

① 支持多个目录、多层目录、多个文件；

② 支持给所有文件设置编译选项；

③ 支持给某个目录设置编译选项；

④ 支持给某个文件单独设置编译选项；

⑤ 简单、好用。

1.1 Makefile规则与示例

1.1.1 为什么需要Makefile

make命令根据文件更新的时间戳来决定哪些文件需要重新编译，这使得可以避免编译已经编译过的、没有变化的程序，可以大大提高编译效率。修改源文件或头文件，只需要重新编译牵涉到的文件，就可以重新生成APP

1.1.2 Makefile其实挺简单

看这个图片 提出一个要求 如果一个文件被修改 如何执行 三个gcc中的哪些。内部执行的机制是什么？

其实内部的机制是一个makefile文件。

这个机制该如何使用makefile去编写呢？

先了解一下makefile的语法结构，一个简单的Makefile文件包含一系列的“规则”，其样式如下：

目标(target)…: 依赖(prerequiries)…
  <tab>命令(command)

如果“依赖文件”比“目标文件”更加新，那么执行“命令”来重新生成“目标文件”。命令被执行的2个条件：依赖文件比目标文件新，或是 目标文件还没生成。

目标(target)通常是要生成的文件的名称，可以是可执行文件或OBJ文件，也可以是一个执行的动作名称，诸如`clean’。

依赖是用来产生目标的材料(比如源文件)，一个目标经常有几个依赖。命令是生成目标时执行的动作，一个规则可以含有几个命令，每个命令占一行。

注意：每个命令行前面必须是一个Tab字符，即命令行第一个字符是Tab。这是容易出错的地方。

如上所述，将以上的gcc命令写成makefile :

三条makefile的命令，第一次三个都执行了，第二次只执行了如上右下角的两条。

现在我用notepad写出此makefile如下，并且写出makefile中包含的c文件。

再用FZ导入ubuntu中，如下图所示：

远程挂载Ubuntu，操作如下

当你修改文件之后，他会显示执行了那些gcc。

通常，如果一个依赖发生了变化，就需要规则调用命令以更新或创建目标。但是并非所有的目标都有依赖，例如，目标“clean”的作用是清除文件，它没有依赖。

规则一般是用于解释怎样和何时重建目标。make首先调用命令处理依赖，进而才能创建或更新目标。当然，一个规则也可以是用于解释怎样和何时执行一个动作，即打印提示信息。

一个Makefile文件可以包含规则以外的其他文本，但一个简单的Makefile文件仅仅需要包含规则。虽然真正的规则比这里展示的例子复杂，但格式是完全一样的。

对于上面的Makefile，执行“make”命令时，仅当hello.c文件比hello文件新，才会执行命令“arm-linux-gcc –o hello hello.c”生成可执行文件hello；如果还没有hello文件，这个命令也会执行。

运行“make clean”时，由于目标clean没有依赖，它的命令“rm -f hello”将被强制执行。

1.1.3 在Makefile中怎么放置第1个目标

执行make命令时如果不指定目标，那么它默认是去生成第1个目标。

所以“第1个目标”，位置很重要。有时候不太方便把第1个目标完整地放在文件前面，这时可以在文件的前面直接放置目标，在后面再完善它的依赖与命令。比如：

First_target:   // 这句话放在前面
．．．．        // 其他代码，比如include其他文件得到后面的xxx变量
First_target : $(xxx)   $(yyy)   // 在文件的后面再来完善
  command

1.2 makefile的语法

1.2.1通配符：%.o

一次性代表所有的.o文件和.c文件

Makefile中$@、$^、$<称为自动变量。

$@表示规则的目标文件名；

$^表示所有依赖的名字，名字之间用空格隔开；

$<表示第一个依赖的文件名。

‘%’是通配符，它和一个字符串中任意个数的字符相匹配。

test : main.o sub.o
  gcc -o test main.o sub.o
  %.o : %.c
  gcc -c -o $@  $<

1.2.2 假想目标：.PHONY

假想目标:

我们的Makefile中有这样的目标：

test ：a.o b.o c.o
  gcc -o test $^
%.o : %.c
  gcc -c -o $@ $<
clean:
  rm *.o test

如果当前目录下恰好有名为“clean”的文件，那么执行“make clean”时它就不会执行那些删除命令。

这时我们需要把“clean”这个目标，设置为“假想目标”，这样可以确保执行“make clean”时那些删除命令肯定可以得到执行。

使用下面的语句把“clean”设置为假想目标：

.PHONY : clean

1.2.3即时变量、延时变量、export

即时变量、延时变量：

变量的定义语法形式如下：

A  =  xxx   // 延时变量
B  ?= xxx    // 延时变量，只有第一次定义时赋值才成功；如果曾定义过，此赋值无效
C  := xxx    // 立即变量
D  += yyy   // 如果D在前面是延时变量，那么现在它还是延时变量；
// 如果D在前面是立即变量，那么现在它还是立即变量

在GNU make中对变量的赋值有两种方式：延时变量、立即变量。

上图中，变量A是延时变量，它的值在使用时才展开、才确定。比如：

A  =  $@
  test:
  @echo $A

在 Makefile 中有时会看到 echo 命令前添加了 “@” 符号：
@echo "hello"
它与不加 @ 符号的区别就是它不会把 “hello” 输出到终端（显示器）。echo 明明就是用来输出内容的，那么 @ 是不是有点多余？这是因为有另一种需求存在，就是将 “hello” 输出到文件中（比如需要写一个脚本文件）。
@echo "hello"  >> file
此时会看到文件 file 中有追加了一行 “hello”。如果不需要将 "hello " 显示在终端上的话就可以用 @ 把 echo 的输出内容屏蔽掉

上述Makefile中，变量A的值在执行时才确定，它等于test，是延时变量。如果使用“A := $@” ， 这是立即变量，这时$@为空，所以A的值就是空。

对于附加操作符`+=’，右边变量如果在前面使用（:=）定义为立即变量则它也是立即变量，否则均为延时变量。

变量的导出(export)：
在编译程序时，我们会不断地使用“make -C dir”切换到其他目录，执行其他目录里的
Makefile。如果想让某个变量的值在所有目录中都可见，
要把它export出来。比如“CC= $(CROSS_COMPILE)gcc”，
这个CC变量表示编译器，在整个过程 中都是一样的。
定义它之后，要使用“export  CC”把它导出来。