基于ZYNQ+DSP平台Zynq7035/45 FPGA高速串行接口的千兆以太网UDP例程设计和使用说明

简介: Xilinx XC7Z035/45-2FFG676I PL端高速串行接口的千兆以太网UDP例程设计和使用说明

1、例程目的
  基于Xines自主研制的XQ6657Z35-EVM平台的Zynq7035/45 PL端高速串行接口,使用千兆以太网通讯方式来测试验证底板上的光口通信,实现以下以太网功能:
1) 支持IP、UDP协议,实现UDP数据收发;
2) 支持ARP、ICMP协议,实现PING功能。

2、例程设计框图

图1基于高速串行接口的千兆以太网例程设计框图(1).jpg

1 时钟管理单元 为例程提供时钟源;
2 基于高速串行接口的千兆以太网PHY 以太网PHY,本地为GMII接口,对外是高速串行接口,可对接光口转RJ45模块,连接到外部以太网;
3 时钟域切换模块 gmii接收数据时钟域切换,ping功能模块收发数据要求在同一个时钟域;
4 Ping功能模块 支持ARP、ICMP协议,实现以太网PING功能;
5 UDP功能模块 支持IP、UDP协议,实现UDP数据收发功能;
6 MUX复用器 ping功能模块和UDP功能模块各自gmii发送数据复用输出;
7 PHY复位模块 以太网PHY复位控制;

3、例程文件结构

图片2.png

4、例程使用说明
4.1硬件连接
1)使用PCIE供电,连接FPGA JTAG下载线至JTAG调试口,将高速串行接口转RJ45模块插入光口笼子里面,并用千兆网线连接至PC电脑:

图片3.png

2)打开电源开关。

4.2测试
1)本地MAC和IP地址:

图片4.png

2)测试环境:DSP+ZYNQ评估板 XQ6657Z45-EVM

3)同时进行ping操作和UDP数据收发功能正常:

图片6-2.png


(以上实验数据基于XQ6657Z35-EVM硬件平台测试结果)

5、开发平台说明
5.1、供电
USB TYPE-C/PCIe供电,12V@4A

5.2 开发资料​
1 核心板引脚定义说明;
2 可编辑底板原理图、可编辑底板PCB、芯片Datasheet;
3 提供Zynq与DSP通过SRIO、EMIF16、SPI等相关通讯例程;

作者:王忠亮

相关文章
|
1月前
|
网络协议 数据格式
|
7月前
|
芯片
如何玩儿转千兆以太网?1000BASE-T1是1000BASE-T的升级版吗?信号地如何接到PE?
如何玩儿转千兆以太网?1000BASE-T1是1000BASE-T的升级版吗?信号地如何接到PE?
|
8月前
|
存储 编解码 算法
用FPGA替代DSP实现实时视频处理
随着数字融合的进一步发展,系统的设计和实现需要更大的灵活性,以解决将完全不同的标准和要求集成为同类产品时引发的诸多问题。本文介绍FPGA在视频处理中的应用,与ASSP和芯片组解决方案相比,FPGA可根据当前(中国)设计工程师的实际需求提供不同层次的灵活性,并保持明显优于传统DSP的性能
|
4月前
|
前端开发 芯片 网络架构
单口千兆以太网物理层芯片
一、基本介绍 YT8521S是一款单口千兆以太网物理层芯片,YT8521S是一款高度集成的以太网收发器,符合10BASE-Te、100BASE-TX和1000BASE-T IEEE 802.3标准。它提供了传输和接收所需的所有物理层功能通过CAT.5E UTP电缆的以太网数据包。 YT8521S采用最先进的DSP技术和模拟前端(AFE)实现高速数据通过UTP电缆进行传输和接收。交叉检测和自动校正、极性等功能校正、自适应均衡、串扰消除、回声消除、定时恢复和纠错在YT8521S中实现以提供10Mbps、100Mbps和100Mbps的鲁棒传输和接收能力,或1000Mbps。 MAC和PHY之
77 2
|
6月前
|
缓存 网络协议 Shell
网络协议格式 | 以太网帧、ARP数据报、IP数据报、UDP数据报、TCP数据报
网络协议格式 | 以太网帧、ARP数据报、IP数据报、UDP数据报、TCP数据报
61 0
|
6月前
|
域名解析 存储 移动开发
TCP socket && UDP && TCP协议 && IP协议 && 以太网等
TCP socket && UDP && TCP协议 && IP协议 && 以太网等
37 0
|
7月前
|
存储 数据采集 Linux
基于Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统
Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统方案:前端由FPGA采集数据,通过uPP或EMIF总线传输至DSP;数据被DSP处理之后,被送往ARM,用于应用界面开发、网络转发、SATA硬盘存储等应用;OMAP-L138的DSP或者ARM根据处理结果,将得到的逻辑控制命令送往FPGA,由FPGA控制板载DA实现逻辑输出。
|
7月前
|
测试技术 异构计算
Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA
基于广州星嵌TI OMAP-L138(浮点DSP C6748+ARM9) +Xilinx Spartan-6 FPGA工业核心板
|
10月前
|
传感器 5G 数据处理
ZYNQ(FPGA)与DSP之间GPIO通信
基于 TI KeyStone 架构 C6000 系列 TMS320C6657双核C66x 定点/浮点 DSP以及 Xilinx Zynq-7000 系列 XC7Z035/045 SoC 处理器设计的高端异构多核评估板,由核心板与评估底板组成。 DSP采用 TMS320C6657 双核C66x 定点/浮点,每核主频1GHz/1.25GHz。 Xilinx Zynq SoC处理器采用的XC7Z035/045集成PL端Kintex-7架构+PS 端双核ARM Cortex-A9 ,28nm可编程逻辑资源。
ZYNQ(FPGA)与DSP之间GPIO通信
|
11月前
|
网络协议 数据中心 芯片
带你读《智慧光网络:关键技术、应用实践和未来演进》——2.8.1 高速以太网技术
带你读《智慧光网络:关键技术、应用实践和未来演进》——2.8.1 高速以太网技术