FPGA(2)--例化语句--1位全加器

简介: FPGA(2)--例化语句--1位全加器

文章目录


一、实验目的

二、实验内容

三、实验设计

四、实验结果及仿真


一、实验目的



熟悉元件封装方法,掌握层次化电路设计方法;掌握VHDL例化语句的设计方法。


二、实验内容



1.用VHDL语言设计1位全加器,其中仅就半加器实体进行例化声明及端口映射语句,或运算直接调用运算函数。通过编译、仿真验证功能正确性。

2.就实验过程及结果进行简要描述和分析,并思考与用原理图方法设计的各自特点。


三、实验设计



全加器可以由两个半加器和一个或门连接而成,其经典的电路结构如下图所示。图的右侧是全加器的实体模块,它显示了全加器的端口情况。设计全加器之前,需要先设计好半加器。


20210714201237725.png


整个设计过程和表述方式都可以用VHDL来描述。首先设计出半加器。半加器实现的VHDL描述如下所示。


Library Ieee;
Use Ieee.Std_Logic_1164.All;
Entity h_adder is
  port (a,b : in Std_Logic; co,so : out Std_Logic);
End Entity h_adder;
Architecture Bhv of h_adder is
  Begin
  so <= a xor b;  --半加器核心逻辑功能的实现
  co <= a and b;  --半加器核心逻辑功能的实现
End Architecture Bhv;


(而至于或门,则不需要单独用VHDL来描述,直接调用即可。)

然后根据上面的电路图用VHDL语句将两个元件连接起来,构成了全加器的VHDL顶层描述。程序如下图。


Library Ieee; --全加器顶层设计描述
Use Ieee.Std_Logic_1164.All;
Entity f_adder is
  Port (ain,bin,cin : in Std_Logic;
     sum,cout : out Std_Logic);
End Entity f_adder;
Architecture Bhv of f_adder is
  component h_adder --调用半加器声明
  port (a,b : in Std_Logic; co,so : out Std_Logic);
  End component h_adder;
  signal so1,co1,co2 : Std_Logic; --定义三个信号变量作为内部的连接线
  begin
  u1: h_adder Port Map (a=>ain,b=>bin,so=>so1,co=>co1); --例化语句
  u2: h_adder Port Map (a=>so1,b=>cin,so=>sum,co=>co2);
  cout <= co1 or co2;
End Architecture Bhv;


在实体中首先定义了全加器顶层设计的端口信号,然后在Architecture和Begin之间加入了调用元件的声明语句,即利用Component语句对准备调用的元件做了声明,并定义so1,co1,co2三个信号作为全加器内部的连接线。最后利用端口映射语句Port Map()将两个半加器模块和一个或门模块连接起来构成一个完整的全加器。


四、实验结果及仿真



分别给ain、bin和cin合适周期的方波信号输入,观察count和sum输出信号。如下图所示。


20210714201731587.png


观察输入与输出的可以分析出“1为全加器”的功能已经实现。即实现如下功能:


20210714201812744.png

五、实验思考与总结



元件例化语句分为元件声明和元件例化两部分。用元件例化方式设计电路的方法是: (1)完成各种元件的设计。(2)元件声明。(3)通过元件例化语句调用这些元件。元件例化是可以多层次的。一个调用了较低层次元件的顶层设计实体本身也可以被更高层次设计实体所调用,成为该设计实体中的一个元件。

用原理图设计较VHDL更为直观明了,可以通过电路图清楚其逻辑关系和实现的功能关系。而用VHDL语言设计则较为简便,只需清楚各个接口之间的关系和调用的原则。


相关文章
|
人工智能 编译器 异构计算
FPGA(3)--VHDL及原理图--4位全加器
FPGA(3)--VHDL及原理图--4位全加器
714 0
FPGA(3)--VHDL及原理图--4位全加器
|
算法
FPGA-阵列乘法器的设计(利用全加器 基于CRA阵列乘法器)
FPGA-阵列乘法器的设计(利用全加器 基于CRA阵列乘法器)
317 0
FPGA-阵列乘法器的设计(利用全加器 基于CRA阵列乘法器)
FPGA-基本知识 设计一个一位(四位)半加器和一位(四位)全加器
FPGA-基本知识 设计一个一位(四位)半加器和一位(四位)全加器
593 0
FPGA-基本知识 设计一个一位(四位)半加器和一位(四位)全加器
|
关系型数据库 项目管理 异构计算
FPGA设计超前进位与8421-BCD码全加器
本文介绍了FPGA设计超前进位与8421-BCD码全加器
678 0
FPGA设计超前进位与8421-BCD码全加器
|
异构计算
FPGA设计16位二进制全加器模块
本文主要采用FPGA设计16位二进制全加器模块
1103 0
FPGA设计16位二进制全加器模块
|
2月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的变步长LMS自适应滤波器verilog实现,包括testbench
### 自适应滤波器仿真与实现简介 本项目基于Vivado2022a实现了变步长LMS自适应滤波器的FPGA设计。通过动态调整步长因子,该滤波器在收敛速度和稳态误差之间取得良好平衡,适用于信道均衡、噪声消除等信号处理应用。Verilog代码展示了关键模块如延迟单元和LMS更新逻辑。仿真结果验证了算法的有效性,具体操作可参考配套视频。
134 74
|
9天前
|
编解码 算法 数据安全/隐私保护
基于FPGA的信号DM编解码实现,包含testbench和matlab对比仿真
本项目展示了DM编解码算法的实现与测试结果。FPGA测试结果显示为T1,Matlab仿真结果为T2。使用软件版本为Matlab 2022a和Vivado 2019.2。核心程序包含详细中文注释和操作视频。DM编解码通过比较信号样本差值进行编码,适用于音频等低频信号处理。硬件结构包括编码器(采样器、减法器、比较器)和解码器(解码器、积分器)。
|
3月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本项目基于FPGA实现了16QAM基带通信系统,包括调制、信道仿真、解调及误码率统计模块。通过Vivado2019.2仿真,设置不同SNR(如8dB、12dB),验证了软解调相较于传统16QAM系统的优越性,误码率显著降低。系统采用Verilog语言编写,详细介绍了16QAM软解调的原理及实现步骤,适用于高性能数据传输场景。
191 69
|
3月前
|
移动开发 算法 数据安全/隐私保护
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本文介绍了基于FPGA的QPSK调制解调系统,通过Vivado 2019.2进行仿真,展示了在不同信噪比(SNR=1dB, 5dB, 10dB)下的仿真效果。与普通QPSK系统相比,该系统的软解调技术显著降低了误码率。文章还详细阐述了QPSK调制的基本原理、信号采样、判决、解调及软解调的实现过程,并提供了Verilog核心程序代码。
110 26
|
2月前
|
存储 编解码 算法
基于FPGA的直接数字频率合成器verilog实现,包含testbench
本项目基于Vivado 2019.2实现DDS算法,提供完整无水印运行效果预览。DDS(直接数字频率合成器)通过数字信号处理技术生成特定频率和相位的正弦波,核心组件包括相位累加器、正弦查找表和DAC。相位累加器在每个时钟周期累加频率控制字,正弦查找表根据相位值输出幅度,DAC将数字信号转换为模拟电压。项目代码包含详细中文注释及操作视频。

热门文章

最新文章