差分信号变送器模块

简介: AC 系列模块是精密的差分信号转换器,可将正负电压或差分信号转换为单路正(或正负) 电压信号。

差分信号变送器模块
差分信号变送器模块.png

AC 系列模块是精密的差分信号转换器,可将正负电压或差分信号转换为单路正(或正负) 电压信号。
使用说明
工作电源: 此模块正常工作需要在 VIN+和 GND 连接 DC6~18V 电源。 GND 应与待转换信号共地连接。
输出电源: VO+、 GND、 VO-为电源输出引脚(正负 5V), 驱动能力为 50mA,可为其它电路供电。
输入信号: 若待转换信号线有明确的信号正负极标识,则将信号正极连接于 AIN+、信号负极连接于 AIN-。
若待转换信号仅有 1 根信号线和 1 根 GND,则将信号线连接于 AIN+、 GND 连接于 AIN-
输出信号: AO_REF 用于设置输出信号电压参考基准。
AO_REF 连接到 GND: AOUT 引脚输出的电压信号正负号与输入完全一致(相对于 GND,下同)
AO_REF 连接到 VO+: AOUT 引脚输出电压=(输入电压*增益)+5V,即:全部为正电压
AO_REF 连接到 VO-: AOUT 引脚输出电压=(输入电压*增益)-5V,即:全部为负电压。
型号定义说明
用 4 位数字表示转换增益,例如: AC0100 表示电压增益为 100 倍。增益取值范围为 1~1000。
下面是已有规格, 若需要其它增益规格。
其它说明
AOUT 输出电压范围: VO-~VIN+, VO-是 VO+的电压反相跟随器(绝对值相同)
VO 电压默认为 5V,即 VO-为-5V, VO 的电压可在±2.5~±12V 订制。
构ACM2模拟信号转换模块功能说明.png

模拟信号转换器模块
(Analog signal conversion module)
ACM2 是电压或者电流信号转换模块,可将电压或者电流信号转换为指定电压的电压信号以
及指定的电流信号,电源电压、信号输入、信号输出均有防雷电路,可直接远距离使用。
功能特点
宽电压输入: DC3~36V
低功耗: 空载 100uA
双输入: 电压或者电流信号
双输出: 电压输出&电流输出
可定制: 输入信号类型、范围,输出信号范围
防浪涌: 电源、输入、输出均有 TVS 管

相关文章
|
3月前
基于DSP的信号采样与重构
基于DSP的信号采样与重构
62 2
|
3月前
|
算法 异构计算
基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
|
10天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本系统基于Vivado2019.2,在原有BPSK调制解调基础上新增高斯信道及误码率统计模块,可测试不同SNR条件下的误码性能。仿真结果显示,在SNR=0dB时误码较高,随着SNR增至5dB,误码率降低。理论上,BPSK与2ASK信号形式相似,但基带信号不同。BPSK信号功率谱仅含连续谱,且其频谱特性与2ASK相近。系统采用Verilog实现,包括调制、加噪、解调及误码统计等功能,通过改变`i_SNR`值可调整SNR进行测试。
16 1
|
1月前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
升级版FPGA MSK调制解调系统集成AWGN信道模型,支持在Vivado 2019.2中设置不同SNR仿真误码率。示例SNR值从0到15,结果展示解调质量随SNR提升。MATLAB仿真验证了MSK性能,图片显示了仿真结果。 ### 理论概要 研究聚焦于软件无线电中的MSK调制解调,利用Verilog实现。MSK是一种相位连续、恒包络的二进制调制技术,优点包括频谱效率高。系统采用无核设计,关键模块包括调制器、解调器和误码检测。复位、输入数据、中频信号等关键信号通过Verilog描述,并通过Chipscope在线观察。
33 6
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
|
16天前
|
算法 数据安全/隐私保护 异构计算
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
本系统基于FSK调制解调,通过Vivado 2019.2仿真验证了不同信噪比(SNR)下的误码率表现。加入高斯信道与误码统计模块后,仿真结果显示:SNR=16dB时误码极少;随SNR下降至0dB,误码逐渐增多。FSK利用频率变化传输信息,因其易于实现且抗干扰性强,在中低速通信中有广泛应用。2FSK信号由连续谱与离散谱构成,相位连续与否影响功率谱密度衰减特性。Verilog代码实现了FSK调制、加性高斯白噪声信道及解调功能,并计算误码数量。
26 5
|
17天前
|
算法 5G Windows
OFDM系统中的信号检测算法分类和详解
参考文献 [1]周健, 张冬. MIMO-OFDM系统中的信号检测算法(I)[J]. 南京工程学院学报(自然科学版), 2010. [2]王华龙.MIMO-OFDM系统传统信号检测算法[J].科技创新与应用,2016(23):63.
31 4
|
3月前
|
C语言
输出4种波形的函数信号发生器
设计了一款基于MCS-51单片机的函数信号发生器,能生成四种波形(正弦、方、三角、锯齿),频率范围10-100Hz,步进值0.1-10Hz。系统包括5V电源、AT89C51单片机、DAC0832、LM358、LCD1602、键盘和LED电路。通过按键切换波形、设定频率和步进值,LCD实时显示信息,LED指示波形类型。Proteus和Altium仿真验证了设计功能。
69 10
|
3月前
|
存储 算法 异构计算
m基于FPGA的多功能信号发生器verilog实现,包含testbench,可以调整波形类型,幅度,频率,初始相位等
使用Vivado 2019.2仿真的DDS信号发生器展示了正弦、方波、锯齿波和三角波的输出,并能调整幅度和频率。DDS技术基于高速累加器、查找表和DAC,通过频率控制字和初始相位调整产生各种波形。Verilog程序提供了一个TEST模块,包含时钟、复位、信号选择、幅度和频率控制输入,以生成不同波形。
99 18
|
11月前
|
算法 异构计算
m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
94 2
|
算法
【信号去噪和正交采样】流水线过程的一部分,用于对L波段次级雷达中接收的信号进行降噪(Matlab代码实现)
【信号去噪和正交采样】流水线过程的一部分,用于对L波段次级雷达中接收的信号进行降噪(Matlab代码实现)