1.电路的基本原理、加法器设计

1.1算数逻辑单元（ALU）的功能

①算数运算：加减乘除

②逻辑运算：与或非

③辅助功能：移位、求补

1.2.ALU的结构（抽象）

①A和B为输入信号：若进行加法操作，加数从A输入，被加数从B输入，输入的是电信号（高低电平）

②F为输出信号：输出A和B相加的结果

③K为控制信号：控制信号由CU发出

1.3.ALU的结构（实例）

①右侧S0 - S3和M：来自CU控制单元的控制信号。CU分析指令的操作是什么（加减乘除/逻辑运算），CU根据其分析结果发出控制信号（电信号，由二进制组成，例：01011，每个信号由高低电平组成）。

M表示的是该操作是逻辑运算还是算数运算：M = 1为逻辑运算，M = 0为算数运算

S0 - S3表示的是将要进行哪一种逻辑运算或者算术运算：有4个bit，可以表示16种不同的运算

②A0 - A3 和 B0 - B3：表示两个4bit的数据，分别从A0 - A3和B0 - B3输入

③F0 - F3：经过ALU运算后，得到4bit的数据，通过F0 - F3输出

④机器字长：ALU能够支持同时输入多少bit的信息

ALU计算完成后会放入某个寄存器，因此ALU为多少位，寄存器就为多少位

1.4.ALU逻辑运算

设高电平为5V，低电平为1V

1.与门：只有AB都输入高电平（5V），Y才输出高电平（5V）；否则输出低电平（1V ）

2.或门：只要AB一个输入高电平，Y就输出高电平（5V）；否则输出低电平（1V）（电路里是判断输入信号是否大于等于1）

3.非门：A输入高电平，Y输出低电平；A输入低电平，Y输出高电平（电路的右边会有个小圈）

4.与的优先级高于或

1.5.实现异或门

1.6.实现偶校验 1.7.一位全加器

1.S值：当前位A、B 和C中有奇数个1，则S为1；有偶数个1，则S为0（异或实现）

2.发生进位：A和B中有两个1，则发生进位；A和B中有1个1，且C为1，则发生进位

1.8.串行加法器

1.一位一位加

2.每次的产生的进位保存到进位触发器中，作为下次加法的进位

3.只有一个全加器，数据逐位串行送入加法器运算

4.操作数n位，则进行n次加法（一次计算和输出一位）

1.9.并行加法器

1.将n个全加器串联起来

2.第 i 个全加器输出的进位会作为第 i + 1个全加器的进位输入

3.从低位到高位按顺序进行，只有前面的所有低位全加器运算完成后，才能进行该位的计算（需要得到上一位的进位，多米诺骨牌），因此被称为串行进位的并行累加器