开发者学堂课程【高校精品课-南京航空航天大学-数字集成电路设计技术：Wujian SoC 平台_FPGA 编译】学习笔记，与课程紧密联系，让用户快速学习知识。
课程地址：https://developer.aliyun.com/learning/course/14/detail/15888
Wujian SoC 平台_FPGA 编译
内容介绍
一、 平头哥 XC7A-FPGA 开发板简介
二、 建立工程
三、 运行工程
四、 改进
五、 生成比特流文件
六、 下载到 FPGA 上
七、 参考文献
一、 平头哥 XC7A-FPGA 开发板简介
平头哥开发的基于 Xilinx Artix-7系列 FPGA 的开发板主要用于平头哥中低端 CPU 核的验证和评估，板上集成了Xilinx Artix-7 XC7A200T FPGA 芯片
二、 建立工程
1. 打开 vivado，点击左侧的“create project”建立工程
2. 选“RTL Project”，随后跳过添加文件，点击 next
3. 选芯片型号
选择第四个，点击 next
4. 添加源文件
（1） 在 Add or Create Design Sources 界面选择 Add Directors
（2） 然后在工程结构下面选择目录 soc，然后点击 select
5. 文件修改
（1） 删除工程中的 wujian100_open_fpga_top.v，因为这个是用于仿真的顶层
（2） 在 Add or Create Design Sources 界面选择 Add Files
（3） 然后在工程结构下面选择目录 fpga，然后点击 wujian100_open_fpga_top.v
6. 修改头文件
添加文件之后可以看到如下界面，修改这四个文件为头文件 Verilog Header，点击 ok
7. 添加约束文件
（1） 在 Add or Create Constraints 界面选择 Add Files
（2） 然后在工程结构下面选择目录 fpga->XDC，然后点击 XC7A200T3B.xdc
8. 修改约束条件
打开 XC7A200T3B.xdc修改第33行这句，把_c 去掉即可
9. 添加时序约束文件
三、 运行工程
步骤1：综合
步骤2：实现
步骤3：比特流
最后就可以生成bit流文件
四、 改进
1. 综合实现完成之后，查看结果
2. 查看实现报告
3. 查看时序违例的具体路径
4. 查看违约具体情况
5. 查看违约路径的原理图
（1） 点击 path3.1，右键 schematic 可以查看
（2） 原理图界面：
6. 查看报告
五、 生成比特流文件
点击左下角 generate bitstream 按键就可以生成比特流的文件，点击 ok，生成成功。
生成比特流文件，保存到比特流的文件夹
六、 下载到 FPGA 上
有了比特流文件之后，就可以连接 FPGA 开发板，把比特流文件下载到 FPGA 上，这样设计的电路就真正实现在FPGA(硬件)上了，然后就可以在 FPGA 上运行、验证所设计的的电路。
七、 参考文献
wujian100_open 的 FPGA 实现——如何用 vivado 生成 wujian100_open 的比特流文件，https://occ.t-
head.cn/community/post/detail?spm=a2cl5.25410542.0.0.7fbd1f9cLukQvh&id=654091577878118400
