论文概述

本文题目 “Shift left” Hierarchical Low-Power Static Verification Using SAM，作者是AMD和Synopsys的美国、印度工程师。论文可参考 Efficient Hierarchical Verification For 低功耗 Designs，是同一个作者写的，改了改投了DVCon2020。

 本文讲了基于Signoff Abstract Models（SAM）的静态低功耗验证。本论文是软广吧，推广Synopsys工具的。无论如何可以瞧一瞧，指不定哪天会用上呢。

研究目的

随着SoC设计面积、复杂度的快速增长及高级power-aware架构的使用，很有必要及早启动静态低功耗验证（Shift left），以缩减Turnaround time，加速产品上市。因此，设计者们常采用在自底向上的层级验证（hierarchical verification）。

 层级验证中，常用的Flow有Black Box、ETM、Flat run这几种。这几种Flow在运行时间性能和准确性上难以兼得（如图1），Black Box性能最好但准确性最差，Flat run的准确性最高但性能最差。

图1 Comparison of hierarchical 低功耗 verification Flows

新方法

方法提出

本文采用了一种新的静态低功耗验证Flow：基于SAM的静态低功耗验证。采用该Flow能够得到跟Flat run一样的准确度，但runtime performance比Flat run更高。

 BBox方法只关注边界，所以准确性不是很好；Flat run的方法为了准确性保留了太多的逻辑门，导致其性能下降；相比之下SAM方法在子模块中保留了足够多的逻辑门来保证top level层级验证的准确性，同时拿掉了跟层级验证无关的部分来提升仿真性能（模块内部由模块级验证来保证，这里只关注top level相关）。

图2 Black Box Flow vs SAM Flow

方法实现

采用本文所有的SAM方法进行静态低功耗的层级验证时，需要用低功耗静态checker的工具对block进行提取（比如S的VC LP），然后集成到SoC中。提取过程中，会把block内跟top level层级验证无关的例化模块及net连接剔除掉，把剩余的部分另存到新的HDL文件中。提取完之后，轻量级的block替代原有的block集成到SoC中。图3是采用SAM进行层级验证的Flow。

图3 SAM Hierarchical Flow

实验结果

Flat run及SAM方法的仿真时间如下图。可见，参与SAM方法，在保证准确度的同时，获得了3倍多的仿真提速，占用了memory也省了3倍有余。

讨论

  看起来挺不错的，准确度跟Flat run相同，省时间省内存。

  不知道这工具贵不贵？

完