ZYNQ-AXI总线通道与总线信号概述

2022-10-20 159

版权

本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《阿里云开发者社区用户服务协议》和《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。

本文涉及的产品

数据传输服务 DTS，数据迁移 small 3个月

数据传输服务 DTS，数据同步 1个月

简介： ZYNQ-AXI总线通道与总线信号概述

学习内容

本文主要介绍了AXI通道以及在每个通道下信号的概述。

AXI通道定义

简单回顾前文提到的AXI的通道定义，AXI协议是基于突发的，并定义了以下独立的传输通道:

• read address

• read data

• write address

• write data

• write response

每个独立通道由一组信息信号、VALID信号和READY信号组成。用于提供双向握手机制。

VALID信号: 信息源端使用VALID信号来显示何时是有效地址；数据或控制信息是否在通道上可用。

READY信号: 目的端使用READY信号来显示何时可以接受信息。

LAST信号: 读数据通道和写数据通道都包括一个LAST信号，以指示传输中的最后一个数据。

读写数据地址通道

读写通道都各自包含了他们各自的地址通道，地址通道携带了所有被需请求的的地址和相关的控制信息。

读数据通道

读数据通道把读数据和读响应信息从slave传送到master。其中包含下述信息：

数据总线，可以是8、16、32、64、128、256、512、1024位。
一个读响应信号用于表示读操作完成状态。

写数据通道

写数据通道将写数据从master传送到slave。其中包含下述信息：

数据总线，可以是8、16、32、64、128、256、512、1024位。
一个字节的通道频闪信号（WSTRB）指示8个数据位，指示哪些数据字节是有效的。

写数据通道信息总是被当作缓冲处理，因此主机执行写操作时，不需要从机确认之前的写操作。

写响应通道

写响应通道由从机发送给主机，包含了写响应信号，用于指示当前写操作是否完成。所有写操作都需要在写响应通道上发送完成信号。

AXI总线信号描述

了解完通道的内容，接着介绍具体的信号功能。本节介绍的是AXI4-Full的信号功能，后文将介绍AXI4-Lite接口，相对AXI4-Full，AXI4-Lite接口信号会少很多。

全局信号

ACLK ：全局时钟。
ARESETn ：复位信号低电平有效。

在AXI总线中所有的数据都是在全局时钟的上升沿进行采样的。

写地址通道信号

下面的表格列举出写地址通道的信号，常用的信号将加粗标注。

如何确定突发传输的大小、长度、类型？

下面给出一个例子：

如下图所指示：下图是一个读地址通道的操作，这里用方框框选的数据传输，是一次突发传输。对于该次突发传输：一共进行了四次数据传输，所以突发的长度就是4。然后针对一次数据传输，每次数据传输位宽，为突发传输的大小。假设传输的数据是8位的，这里的突发长度就是8。

对于突发传输的长度的不同，这里直接引用ARM的文档内容参考即可。

对于突发的大小，这里定义了组寄存器来标识传输的数据位宽：

对于突发的类型，这里有三种突发类型分别如下：

FIXED（固定型）：在一个固定的突发中，地址对于突发中的每一次传输都是相同的。这种突发类型用于重复访问相同的位置，例如加载或清空FIFO。

INCR（自增型）：在递增的突发中，突发中每个传输的地址是前一个传输的地址的增量。增量值取决于传输的大小。例如，在一个大小为4个bvtes的突发中，每个传输的地址是前一个地址的加4个。这种突发类型用于访问顺序存储器。

WRAP（回环突发）：回环突发类似于递增突发。不同的是，如果达到了地址上限，地址将被重新装一个较低的地址。这种突发类型用于高速缓存线访问。

使用回环突发必须遵守下列限制条件：

起始地址必须与每次传输的大小一致;
突发的长度必须是2、4、8或16。

回环突发要求:

突发使用的最低地址与要传输的数据的总大小对齐，即为((突发中每个传输的大小)×(突发中传输的数量))。这个地址被定义为换行边界。
在每次传输之后，地址以同样的方式增加，就像增加带宽一样。但是，如果这个增加的地址是((wrap boundary) +(要传输的数据的总大小)，那么地址就会绕到wrap boundary。
在突发中的第一次传输可以使用一个比绕包边界更高的地址，这取决于适用于绕包突发的限制。这意味着对任何第一个地址高于边界的操作，会自动换行突发。

突发类型的寄存器的解码表如下：