关于时钟系统：
基本的时钟输入源有三个：
1-ACLK： 辅助时钟信号。由图所示，ACLK 是从 FLXT1CLK 信号由 1/2/4/8 分频器分频后所得到的。由BCSCTL1 寄存器设置DIVA相应为来决定分频因子.ACLK可用于提供CPU外围功能模块作时钟信号使用。
2-MCLK： 主时钟信号。由图所示，MCLK 是由 3 个时钟源所提供的。他们分别是LFXT1CLK，XT2CLK（F13、F14，如果是 F11，F11X1 则由 LFXT1CLK 代替），DCO 时钟源信号提供.MCLK主要用于MCU和相关系统模块作时钟使用。同样可设置相关寄存器来决定分频因子及相关的设置。
3-SMCLK： 子系统时钟，SMCLK 是由 2 个时钟源信号所提供。他们分别是XT2CLK（F13、F14）和DCO，如果是F11、F11X1则由LFXT1CLK代替TX2CLK。同样可设置相关寄存器来决定分频因子及相关的设置。
关于io管脚：
关于输入输出配置：
关于输入寄存器：
关于输出寄存器：
关于引脚功能选择寄存器：
引脚功能引脚名称序号I/O说明Avcc64模拟供电电源正端.只为ADC和DAC的模拟部分供电Avss62模拟供电电源负端.只为ADC和DAC的模拟部分供电DVcc1数字供电电源正端.为所有数字部分供电DVss63数字供电电源负端.为所有数字部分供电P1.0/TACLK12I/O通用数字I/O引脚/定时器A时钟信号TACLK输入P1.1/TA013I/O通用数字I/O引脚/定时器A捕捉：CCI0A输入，比较：OUT0输出P1.2/TA114I/O通用数字I/O引脚/定时器A捕捉：CCI1A输入，比较：OUT1输出P1.3/TA215I/O通用数字I/O引脚/定时器A捕捉：CCI2A输入，比较：OUT2输出P1.4/SMCLK16I/O通用数字I/O引脚/SMCLK信号输出P1.5/TA017I/O通用数字I/O引脚/定时器A，比较：OUT0输出P1.6/TA118I/O通用数字I/O引脚/定时器A，比较：OUT1输出P1.7/TA219I/O通用数字I/O引脚/定时器A，比较：OUT2输出P2.0/ACLK20I/O通用数字I/O引脚/ACLK输出P2.1/TAINCLK21I/O通用数字I/O引脚/定时器A，INCLK上的时钟信号P2.2/CAOUT/TA022I/O通用数字I/O引脚/定时器A捕获：CCI0B输入/比较器输出P2.3/CA0/TA123I/O通用数字I/O引脚/定时器A，比较：OUT1输出/比较器A输入P2.4/CA1/TA224I/O通用数字I/O引脚/定时器A，比较：OUT2输出/比较器A输入P2.5/Rosc25I/O通用数字I/O引脚，定义DCO标称频率的外部电阻输入P2.6/ADC12CLK/26I/O通用数字I/O引脚，转换时钟－12位ADC，DMA通道0外部触发器P2.7/TA027I/O通用数字I/O引脚/定时器A比较：OUT0输出P3.0/STE028I/O通用数字I/O引脚，USART0/SPI模式从设备传输使能端P3.1/SIMO0/SDA29I/O通用数字I/O引脚，USART0/SPI模式的从入/主出，I2C数据P3.2/SOMI030I/O通用数字I/O引脚，USART0/SPI模式的从出/主入P3.3/UCLK0/SCL31I/O通用数字I/O引脚，USART0/SPI模式的外部时钟输入，USART0P3.4/UTXD032I/O通用数字I/O引脚，USART0/UART模式的传输数据输出P3.5/URXD033I/O通用数字I/O引脚，USART0/UART模式的接收数据输入P3.6/UTXD134I/O通用数字I/O引脚，USI1/UART模式的发送数据输出P3.7/URXD135I/O通用数字I/O引脚，USI1/UART模式的接收数据输入P4.0/TB036I/O通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7CCR0P4.1/TB137I/O通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7CCR1P4.2/TB238I/O通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7CCR2P4.3/TB339I/O通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7CCR3P4.4/TB440I/O通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7CCR4P4.5/TB541I/O通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7CCR5P4.6/TB642I/O通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7CCR6P4.7/TBCLK43I/O通用数字I/O引脚，输入时钟TBCLK－定时器B7P5.0/STE144I/O通用数字I/O引脚，USART1/SPI模式从设备传输使能端P5.1/SIMO145I/O通用数字I/O引脚，USART1/SPI模式的从入/主出P5.2/SOMI146I/O通用数字I/O引脚，USART1/SPI模式的从出/主入P5.3/UCLK147I/O通用数字I/O引脚，USART1/SPI模式的外部时钟输入，USART0/SPI模式的时钟输出-8-P5.4/MCLK48I/O通用数字I/O引脚，主系统时钟MCLK输出P5.5/SMCLK49I/O通用数字I/O引脚，子系统时钟SMCLK输出P5.6/ACLK50I/O通用数字I/O引脚，辅助时钟ACLK输出P5.7/TboutH/51I/O通用数字I/O引脚，将所有PWM数字输出端口为高阻态－定时器B7P6.0/A059I/O通用数字I/O引脚，模拟量输入A0－12位ADCP6.1/A160I/O通用数字I/O引脚，模拟量输入A1－12位ADCP6.2/A261I/O通用数字I/O引脚，模拟量输入A2－12位ADCP6.3/A32I/O通用数字I/O引脚，模拟量输入A3－12位ADCP6.4/A43I/O通用数字I/O引脚，模拟量输入A4－12位ADCP6.5/A54I/O通用数字I/O引脚，模拟量输入A5－12位ADCP6.6/A6/DAC05I/O通用数字I/O引脚，模拟量输入A6－12位ADC，DAC.0输出P6.7/A7/DAC1/6I/O通用数字I/O引脚，模拟量输入A7－12位ADC，DAC.1输出，SVS输入RST/NMI58I复位输入，不可屏蔽中断输入端口或者BootstrapLload启动（FLASHTCK57I测试时钟，TCK是芯片编程测试和bootstraploader启动的时钟输入端口TDI55I测试数据输入，TDI用作数据输入端口，芯片保护熔丝连接到TDITDO/TDI54I/O测试数据输出端口，TDO/TDI数据输出或者编程数据输出引脚TMS56I测试模式选择，TMS用作芯片编程和测试的输入端口VeREF+10I/P外部参考电压的输入VREF+7O参考电压的正输出引脚VREF-/VeREF-11O内部参考电压或者外加参考电压的引脚XIN8I晶体振荡器XT1的输入端口，可连接标准晶振或者钟表晶振XOUT/TCLK9I/O晶体振荡器XT1的输出引脚或测试时钟输入XT2IN53I晶体振荡器XT2的输入端口，只能连接标准晶振XT2OUT52O晶体振荡器XT2的输出引脚
