FPGA-Moldelsim使用及仿真改错

简介: FPGA-Moldelsim使用及仿真改错

如果是自己查看仿真没通过ise或者vivado等软件关联的话

image.png

仿真查看步骤如下

image.png

image.png

3、下一步后如果已经写好源文件和测试文件,就点添加现存文件:

adding  existing file

4、添加后点击加载编译 把自己想看的信号加载到波形窗口中就ok了

image.png

仿真查看时候个人的经验路线:


1、先看目标输出的结果是不是自己仿真预设的

2、如果不是就先查出错的时间位置

3、放大位置时间查看与输出结果有关的信号的改变是不是自己设计时候构想的

4、如果不是进行对波形进行修改

时序逻辑波形的观看要点:


时钟上升沿前看输入,时钟上升沿后看输出

组合逻辑波形的观看要点:


输入变输出即刻变

目录
相关文章
|
7月前
|
芯片 异构计算
FPGA——modelsim上R型指令的仿真
FPGA——modelsim上R型指令的仿真
|
算法 异构计算
m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件
m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件
83 0
|
算法 计算机视觉 异构计算
FPGA图像处理(高斯滤波)仿真篇
高斯滤波是一种低通平滑滤波,常用于模糊处理和减少噪声信号,其中模糊处理常用于预处理,即在提取目标之前去除图像中的一些细节等,这有利于高通处理。对于二维的数字图像信号,一般通过线性滤波器和非线性滤波器的模糊处理来减少强噪声信号。平滑滤波器就是用滤波掩模确定的邻域内的像素与加权值相卷积后得到的灰度均值来代替每个像素的值,这就很容易使用硬件实现。 GAUSS 滤波算法克服了边界效应,因而滤波后的图像较好。
|
算法 数据安全/隐私保护 异构计算
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench
334 0
基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench
|
算法 异构计算
m基于FPGA的viterbi译码verilog实现,包含testbench和MATLAB配套验证仿真程序
m基于FPGA的viterbi译码verilog实现,包含testbench和MATLAB配套验证仿真程序
173 0
|
算法 异构计算
m基于FPGA的MSK调制解调系统verilog开发,并带FPGA误码检测模块和matlab仿真程序
m基于FPGA的MSK调制解调系统verilog开发,并带FPGA误码检测模块和matlab仿真程序
392 0
m基于FPGA的MSK调制解调系统verilog开发,并带FPGA误码检测模块和matlab仿真程序
|
算法 异构计算
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
275 0
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
|
异构计算
FPGA新起点V1开发板(五)——Modelsim软件的使用(联合仿真
FPGA新起点V1开发板(五)——Modelsim软件的使用(联合仿真
211 0
FPGA新起点V1开发板(五)——Modelsim软件的使用(联合仿真
|
算法 测试技术 异构计算
FPGA:逻辑功能的仿真与验证
⭐本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。
129 0
FPGA:逻辑功能的仿真与验证
|
算法 定位技术 异构计算
m低信噪比下GPS信号的捕获算法研究,分别使用matlab和FPGA对算法进行仿真和硬件实现
m低信噪比下GPS信号的捕获算法研究,分别使用matlab和FPGA对算法进行仿真和硬件实现
182 0
m低信噪比下GPS信号的捕获算法研究,分别使用matlab和FPGA对算法进行仿真和硬件实现