数字电路实验环境 (Quartus II 9.0)

简介: 数字电路实验环境 (Quartus II 9.0)

大家好,我是孙不坚1208,记录一下数字电路这门课的实验环境((Quartus II 9.0))安装。


所需文件网盘链接:https://pan.baidu.com/s/1VnCc4wR7HAOgxfyWjoUHjw

提取码:0kjq

image.png


安装教程仅限于学习,安装前先关闭各类杀毒软件,注意安装路径不能有中文,存放安装包的路径最好也不要有中文。


我们首先在c盘建好相应的文件目录,然后进行安装在此目录下。

image.png



一、安装Quartus II 9.0

image.png


等它稍微加载,出现下面这个界面。

image.png

这里进行安装,无脑点击下一步就OK,记得安装目录为自己设置好的。

image.png

直到 finish,这时你的桌面安装就完成了。

image.png

桌面上也会有出现两个应用快捷方式。

image.png


二、破解Quartus II 9.0


下面我们使用Quartus_II_9.0破解器.exe进行破解 。


首先,我们将Quartus_II_9.0破解器.exe复制到我们的安装目录(C:\altera\90\quartus\bin)下,然后运行文件。

image.png

开始破解,如图。

image.png

破解完成后,会生成一个license.dat默认在此目录下,我们需要通过配置完成破解。


我们需要把license.dat里的XXXXXXXXXXXX 用咱们的网卡号替换(在Quartus II 9.0的Tools菜单下选择License Setup,下面就有网卡号NIC ID,我们复制第一个NIC ID)。

image.png

用记事本等软件打开并配置license.dat 中的信息(用复制的NIC ID替换XXXXXXXXXXX即可),在Quartus II 9.0的Tools菜单下选择License Setup,然后选择License file,最后点击OK。

image.png

破解完成,我们重启一下软件即可使用。




相关文章
|
7月前
|
C语言 Python Windows
MicroPython 玩转硬件系列2:点灯实验
MicroPython 玩转硬件系列2:点灯实验
|
异构计算
实验四 基于FPGA的数字电子钟设计(1) 基本功能的实现 quartus电路图演示
实验四 基于FPGA的数字电子钟设计(1) 基本功能的实现 quartus电路图演示
533 0
实验四 基于FPGA的数字电子钟设计(1) 基本功能的实现 quartus电路图演示
|
10月前
|
C语言 芯片 智能硬件
51单片机基础实验1
51单片机基础实验1
167 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
150 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
|
Perl
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第四章:七段译码器
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第四章:七段译码器
121 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十五章:认识RISCV
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十五章:认识RISCV
219 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十三章:微程序控制器
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十三章:微程序控制器
117 0
|
语音技术
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十一章:数据通路
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十一章:数据通路
203 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十章:算术逻辑单元
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十章:算术逻辑单元
55 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第六章:移位寄存器
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第六章:移位寄存器
126 0