第三次笔记:算术逻辑单元 电路基本原理 加法器的设计 一位全加器 串行进位加法器 并行进位加法器 补码加减运算器 无符号整数加减法 标志位的生成

简介: 第三次笔记:算术逻辑单元 电路基本原理 加法器的设计 一位全加器 串行进位加法器 并行进位加法器 补码加减运算器 无符号整数加减法 标志位的生成

算术逻辑单元



2c52c2e8f9364888aef04cd578ea8c63.png


算术逻辑单元就是运算器里面的ALU,这个东西的作用就是对数字进行算术运算或者是逻辑运算。


下面的A B 指的就是参与运算的两个数字,右边指的就是对数字进行什么操作,下面的M就是传递这次操作时算术运算还是逻辑运算。F就是运算结果,左边的那些是串联或者并联的接口。


逻辑运算



1.png2.png


异或:两个数字不一样的话,结果就是1,否则是0。


一位全加器


3.png


串行进位加法器



4.png


缺点就是有前后关联关系,必须有顺序。


并行进位加法器



5.png6.png7.png


优点:Ci仅仅和Ai,Bi以及最低进位C0有关,相互之间的进位没有依赖关系。


补码加减运算器


加法器原理


8.png


Cin和Count的作用就是可以对数据进行位拓展操作。


补码加法器原理



9.png


在加法器的基础上对数据进行预处理


如果补码之间是进行加法操作:X直接作为被加数,Sub的值为0,Cin值为0,之后X和Y进行加法操作。


如果补码之间是进行减法操作:X直接作为被加数,Sub的值为1,所以对Y进行取反操作,Cin的值为1,最后就是X + Y + Cin(1)的结果。


10.png


在补码加法的操作过程中会出现溢出现象,导致结果错误。


无符号整数加减法



无符号整数加减法和有符号整数的加减法用的是相同的硬件逻辑


11.png


再进行加减法的时候,也会产生溢出现象,导致结果不准确。


标志位的生成



判断是否有溢出现象,检查运算结果的正确性。


12.png



相关文章
|
6月前
|
存储
【机组期末速成】计算机的运算方法|进制转换|无符号数与有符号数|数的定点表示与浮点表示|定点运算
【机组期末速成】计算机的运算方法|进制转换|无符号数与有符号数|数的定点表示与浮点表示|定点运算
178 0
|
6月前
|
存储 C语言
用加法器实现补码的加/减运算
用加法器实现补码的加/减运算
137 0
|
6月前
补码浮点数运算(设数的阶码为3位,尾数为6位(均不包括符号位)按机械补码浮点运算规则完成下列[x+y]补运算。)
补码浮点数运算(设数的阶码为3位,尾数为6位(均不包括符号位)按机械补码浮点运算规则完成下列[x+y]补运算。)
347 0
|
11月前
|
存储
【408计算机组成原理】—加减运算和溢出判断(八)
【408计算机组成原理】—加减运算和溢出判断(八)
加减运算电路的介绍
加减运算电路 引言: 加减运算电路是计算机中常见的一种电路,它能够对数字进行加法和减法运算。本文将介绍加减运算电路的原理、设计和应用。 一、加法运算电路 加法运算电路是实现数字加法的关键部分。它能够将两个二进制数相加,并输出它们的和。 1. 半加器 半加器是加法运算电路的基本单元。它能够对两个二进制位进行加法运算,并输出它们的和与进位。半加器的逻辑电路图如下: (图1:半加器逻辑电路图) 半加器的真值表如下: (表1:半加器真值表) 从真值表可以看出,半加器的和输出位等于两个输入位的异或运算结果,进位输出位等于两个输入位的与运算结果。 2. 全加器 全加器是由两个半加器组成的加
311 0
|
人工智能 算法 C++
【基础算法】关于高精度计算的问题【很高位数数据的加减乘除(相关代码用C++实现)】
【基础算法】关于高精度计算的问题【很高位数数据的加减乘除(相关代码用C++实现)】
|
人工智能 BI
5.2.2_并行进位加法器
计算机组成原理之并行进位加法器
256 0
5.2.2_并行进位加法器
【计算机组成原理】定点加减法运算
一、补码加减法的运算方法 1. 补码加法 2. 补码减法 二、溢出及检测 1. 溢出的概念 2. 溢出的检测
250 0
【计算机组成原理】定点加减法运算
|
算法
FPGA-设计一个定点乘法器(原码一位乘法器)
FPGA-设计一个定点乘法器(原码一位乘法器)
378 0
FPGA-设计一个定点乘法器(原码一位乘法器)