脉冲波形的产生与变换

简介: 脉冲是指一种瞬间突变、持续时间极短的电压或电流信号。它可以是周期性变化的,也可以是非周期性的或单次的。

一、常见的脉冲产生电路

1.脉冲的基本概念

(1)脉冲的概念

脉冲是指一种瞬间突变、持续时间极短的电压或电流信号。它可以是周期性变化的,也可以是非周期性的或单次的。


如图所示电路是一个简单的矩形脉冲波信号发生器,反复接通和断开开关S,在电阻上得到的输出电压波形,就是一串矩形脉冲波。

image.png

波形图如图所示:

image.png

脉冲信号有正负之分。如果脉冲跃变后的值比初始值高,则为正脉冲;反之为负脉冲。如图所示:

image.png

(2)常见的几种脉冲变形

脉冲信号种类繁多,常见的脉冲波形有矩形波、锯齿波、尖峰波、梯形波、阶梯波等,如图所示。数字电路中用到的脉冲波形通常为矩形波。

image.png

(3)矩形脉冲信号的参数

image.png

①脉冲幅值image.png  


脉冲从起始值到最大值之间的变化量,表征脉冲信号强弱的参数。


②脉冲上升时间image.png


脉冲从起始值开始突变的一边称脉冲前沿。脉冲前沿从0.1image.png上升到0.9image.png所需的时间称上升时间image.pngimage.png值越小,脉冲前沿越陡直,波形越接近理想的脉冲波形。


③脉冲下降时间image.png


脉冲从峰值跃变到起始值的一边称脉冲后沿。脉冲后沿从0.9image.png下降到0.1image.png所需的时间称下降时间image.pngimage.png值越小,脉冲后沿越陡直。


④脉冲宽度image.png


在0.5image.png处从一个脉冲的前沿到后沿之间的时间称脉冲宽度image.pngimage.png越大,脉冲出现后持续时间越长。


⑤脉冲周期image.png


周期性重复的脉冲,两个相邻脉冲前沿(或后沿)之间的时间间隔称脉冲周期image.png。其倒数为脉冲的频率image.pngimage.png


⑥占空比image.png


脉冲宽度与脉冲周期之比称占空比。


image.png


占空比为50%的矩形波即为方波。


2.多谐振荡器

多谐振荡器是一种自激振荡器,它不需要输入信号就可以产生矩形脉冲。多谐振荡器起振之后,电路没有稳定状态,只有两个暂稳态交替变化,输出连续的矩形脉冲信号,因此又被称为无稳态电路。其图形符号如图所示:

image.png

(1)集成门电路组成的多谐振荡器

①电路组成

如图所示是一个常用的非门电路多谐振荡器,图中两个非门接成RC耦合正反馈电路,使之产生振荡。RC的另一个重要作用是组成定时电路,决定多谐振荡器的振荡频率和脉冲宽度。

image.png

②振荡周期的估算

矩形脉冲的周期是由电容充、放电时间决定,可按下式估算:

image.png

在实际应用中,常通过调换电容C的容量来粗调振荡周期,通过改变电阻R的值来细调振荡周期,使电路的振荡频率达到要求。


用RC作为定时元件和非门电路组成的多谐振荡器有多种电路形式。


如图所示:

image.png

image.png

(2)石英晶体多谐振荡器

在多谐振荡器中接入石英晶体,就可以构成石英晶体多谐振荡器。如图所示:

image.png

当信号频率与石英晶体固有的谐振频率image.png相等时,它的阻抗为0,使该信号容易通过,形成正反馈,产生振荡。而对其他频率,石英晶体呈现高阻抗,正反馈的路径被切断,不能起振。因此,振荡器输出矩形波的频率  就等于石英晶体的谐振频率image.png,与电路其他元件参数无关。


石英晶体的温度系数很小,振荡频率稳定,常用于电子设备的基准时间信号。


3.单稳态触发器

单稳态触发器是指有一个稳态和一个暂稳态的波形变换电路。它的工作特性具有如下显著特点:   ①它有一个稳定状态和一个暂稳定状态。若无外界触发脉冲作用,电路将始终保持稳定状态。


②在外界触发脉冲作用下,能从稳态翻转到暂稳态,在暂稳态维持一段时间以后,再自动返回稳态。


③暂稳态维持时间的长短通常都是靠RC 电路的充、放电过程来维持的。与触发脉冲的宽度和幅度无关。


(1)不可重复触发的集成单稳态触发器

不可重复触发型的单稳态触发器一旦被触发进入暂稳态以后,再加入触发脉冲,电路的输出脉冲宽度image.png不受其影响,仍由电路中的R、C参数确定,必须在暂稳态结束以后,它才能接收下一个触发脉冲而转入暂稳态。不可重复触发的集成单稳态触发器的图形符号和工作波形。如图所示:

image.png

①引脚排列及图形符号

TTL集成单稳态触发器74LS121的引脚排列和逻辑符号如图所示:

image.png

②逻辑功能

如图所示为集成单稳态触发器74LS121的功能表:

image.png

(a)禁止触发状态


当B为高电平,image.pngimage.png中有一个输入为低电平时,电路为禁止触发状态, image.png端维持0。


当B为低电平时,电路为禁止触发状态,image.png端维持0。


image.pngimage.png两个输入全为高电平时,电路为禁止触发状态,image.png端维持0。


(b)单稳态触发


当B为高电平,image.pngimage.png中有一个或两个产生由1到0的负跳变时,image.png端有正脉冲输出。


image.pngimage.png两个输入中有一个或两个为低电平,B产生由0到1的正跳变时,image.png端有正脉冲输出。


(2)可重复触发的集成单稳态触发器

可重复触发的单稳态触发器在电路被触发而进入暂稳态以后,如果再次加入触发脉冲,电路将重新被触发,使输出脉冲再继续维持一个宽度image.png 。它的输出脉冲脉宽度可根据触发脉冲的输入情况的不同而改变。


可重复触发的集成单稳态触发器的图形符号和工作波形如图所示:

image.png

①引脚排列及图形符号

74LS123芯片内部含两个独立的可重复触发的单稳态触发器,每一个电路分别具有各自的正触发输入端B、负触发输入端image.png、复位输入端image.png、外接电容端image.png、外接电阻/电容端image.png/image.png、输出端image.pngimage.png,如图所示:

image.png

②逻辑功能

如图所示为可重复触发的集成单稳态触发器74LS123的功能表:

image.png

 (a)复位清零


image.png=0时,不论其他输入端为何种状态,输出端image.png立即为0。故image.png的清零功能具有最高优先级。使用其他输入引脚功能时,image.png必须置1。


(b)单稳态触发


image.png=1、image.png=0,B由0到1正跳变时,Q端有正脉冲输出。


image.png=1、B=1,image.png由1到0负跳变时,Q端有正脉冲输出。


image.png=0、B=1,image.png由0到1正跳变时,Q端有正脉冲输出。


(c)禁止触发


image.png=1或B=0时,电路处于禁止触发状态(即稳定状态),Q维持0。


4.施密特触发器

施密特触发器是一种靠输入触发信号维持的双稳态触发器。其特点是:


电路具有两个稳态,


当输入信号电压升高至上限触发电压image.png时,电路翻转到第二稳态;


当输入触发信号降低至下限触发电压时image.png,电路就由第二稳态返回到第一稳态。


(1)施密特触发器的主要参数与工作波形

施密特触发器有同相输出和反相输出两种类型。其图形符号及电压传输特性如图所示:

image.png

①主要参数

上限触发电压(正向阈值电压)image.png


image.png上升过程中,输出电压产生跳变所对应的输入电压值。


下限触发电压(负向阈值电压)image.png


image.png下降过程中,输出电压产生跳变所对应的输入电压值。


回差电压image.png


回差电压越大,施密特触发器的抗干扰性越强。(滞回特性)


②工作波形

如图所示,当输入三角波时,根据施密特触发器的电压传输特性,可得到对应施密特触发器的输出波形。

image.png

(2)CMOS集成施密特触发器

CC4093为四2输入施密特与非门,引脚与74LS00兼容。


CC40106为六施密特反相器,引脚与74LS04兼容。它与普通反相器的逻辑功能一样,差异在于施密特反相器存在上、下限触发电压。不同型号的集成施密特触发器的image.pngimage.png具体数值可从集成电路手册中查到。如图所示静态参数如表所示:

image.png

image.png

(3)TTL集成施密特触发器

74LS24、74LS32、74LS132为四2输入施密特与非门,引脚与74LS00兼容。


74LS13、74LS18为二4输入施密特与非门,引脚与74LS20兼容。


74LS14、74LS19为六施密特反相器,引脚与74LS04兼容。其主要参数的典型值如表所示:

image.png

二、555时基电路及应用

1.555时基电路

(1)电路组成即引脚功能

①电路组成

一般由分压器、比较器、触发器和开关及输出等四部分组成。如图所示:

image.png

②引脚功能

如图所示为555时基电路的外部引脚及功能:

image.png

(2)逻辑功能

功能表如下表所示:

image.png

2.555时基电路的应用

(1)构成多谐振荡器

①电路组成

如图所示是555时基电路组成的一个典型多谐振荡器。

image.png

②工作过程

设电路中电容两端的初始电压为0,image.png时 ,输出端为高电平,放电端断开。电源image.png对电容C充电,充电回路image.png地,输出为高电平。


随着电容充电,电路状态翻转,输出为低电平,放电端导通,电容通过开关管VT放电,放电回路image.png地。当image.png时,电路状态翻转,输出为高电平,放电端断开,电容C又开始充电,重复上述过程形成振荡,输出电压为连续的矩形波。


③输出脉冲周期

电容充电形成的第一暂稳态时间:image.png


电容放电形成的第二暂稳态时间:image.png


所以,电路输出脉冲周期:image.png


(2)构成单稳态触发器

①电路组成

如图所示是555时基电路组成的一个单稳态触发器。

image.png

②工作过程

接通电源image.png,通过R、C对电容C充电,使image.png,定时器输出为低电平,电路处于稳定状态。这时,开关管VT导通,电容C被旁路,电路仍处于原稳定状态,输出为低电平。


image.png的负触发脉冲到来时,电路状态翻转,进入暂稳态,输出为高电平。这时,开关管VT截止,电源通过电阻R向电容C充电。当image.png时,电路状态翻转,输出为低电平,image.png=0时,电路由暂稳态变为稳态,此时,开关管VT导通,电容C被旁路电路仍处于原稳定状态,输出为低电平。


③输出脉冲宽度

电容C充电形成的暂态时间为:image.png


(3)构成施密特触发器

①电路组成

image.png

②工作过程

当输入信号 image.png时,输出端为高电平。随着image.png的增加,当image.png 时,电路翻转,输出端为低电平。image.png继续增加,电路保持原状态。随着image.png的减少,当image.png时,电路状态又翻转,输出高电平。


电子技术基础与技能的模拟电子和数字电子部分就先告一段落了,我们下期再见😁😁


目录
相关文章
|
6月前
雷达波形之一——LFM线性调频波形
雷达波形之一——LFM线性调频波形
283 0
幅度调制与角度调制 2
幅度调制与角度调制
215 0
|
机器学习/深度学习 传感器 编解码
LFM信号的回波与脉冲压缩附Matlab代码
LFM信号的回波与脉冲压缩附Matlab代码
|
算法 异构计算
m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现
m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现
434 2
m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现
取样-保持电路的介绍
取样-保持电路(Sample and Hold Circuit) 一、引言 取样-保持电路是一种常见的电子电路,用于将模拟信号转换为数字信号。在许多应用中,需要对连续变化的模拟信号进行采样和保持,以便进一步处理和分析。取样-保持电路能够在一个时间点上获取模拟信号的样本,并将其保持在一个固定的电压值上,直到下一个采样周期开始。本文将介绍取样-保持电路的工作原理、应用领域和设计要点。 二、工作原理 取样-保持电路的基本原理是通过开关和电容器实现的。当开关打开时,电容器与输入信号相连,充电至与输入信号相等的电压。当开关关闭时,电容器断开与输入信号的连接,并将电容器上的电压保持不变。这样,取样-保
140 0
|
传感器 前端开发
BJT差分式放大电路的介绍
一、基本原理 BJT差分式放大电路的基本原理是利用两个晶体管的共射极配置来放大差分输入信号。其中一个晶体管作为输入管,另一个晶体管作为负载管。当差分输入信号的差值发生变化时,输入管的基极电压也会发生变化,导致输入管的电流变化。负载管通过负载电阻来接收输入管的电流变化,并产生相应的输出电压。因此,BJT差分式放大电路可以将差分输入信号放大为差分输出信号。 二、电路结构 BJT差分式放大电路通常由两个晶体管、两个输入电阻、一个负载电阻和一个电源组成。其中,两个晶体管的发射极通过两个输入电阻与差分输入信号相连,基极通过电源与地相连。负载电阻通过两个晶体管的集电极与电源相连,输出信号通过负载电阻与地相
360 0
幅度调制与角度调制 1
幅度调制与角度调制
150 0
|
算法 异构计算
m基于FFT傅里叶变换的256QAM基带信号频偏估计和补偿FPGA实现,含testbench和matlab星座图显示
m基于FFT傅里叶变换的256QAM基带信号频偏估计和补偿FPGA实现,含testbench和matlab星座图显示
294 0
|
算法
用于音频信号去噪的谱相减和陷波滤波的比较(Matlab代码实现)
用于音频信号去噪的谱相减和陷波滤波的比较(Matlab代码实现)
112 0
|
算法 异构计算
m基于FPGA的带相位偏差64QAM调制信号相位估计和补偿算法verilog实现,包含testbench
m基于FPGA的带相位偏差64QAM调制信号相位估计和补偿算法verilog实现,包含testbench
291 0