一、D触发器
1.D触发器的电路组成和逻辑功能
（1）电路结构和图形符号
如图所示：
在同步RS触发器的基础上，把与非门G3的输出
接到与非门G4的输入R，使R=
，从而避免了
=
=0的情况。并将与非门G3的S端改为D输入端，即为D触发器。
（2）逻辑功能
D触发器只有一个输入端，消除了输出的不定状态。D触发器具有置0、置1的逻辑功能，如图所示：
由图可知，
在CP=0期间：
与非门G3、G4被CP端的低电平关闭，使输入信号不起作用，
=
=1，基本RS触发器保持原来状态不变。
在CP=1期间：
①置0功能
当D=0时，与非门G3的输出
=1、G4的输出
=0，则基本RS触发器输出置0。
②置1功能
当D=1时， 与非门G3的输出
=0、G4的输出
=1，则基本RS触发器输出置1。
如图所示：
在第3个CP脉冲作用期间，由于D的变化使触发器的状态变化了很多次，存在空翻现象，使CP脉冲失去了同步的意义。因此在实际应用中，常使用边沿D触发器。
接下来我们学习最后一个触发器：集成边沿D触发器。
2.集成边沿D触发器
（1）引脚排列和图形符号
74LS74芯片为集成双上升沿D触发器，如图所示：
CP为时钟输入端；D为数据输入端；Q、
为互补输出端；
为直接复位端，低电平有效；
为直接置位端，低电平有效；
和
用来设置初始状态。
（2）逻辑功能
如表格所示，是集成双上升沿D触发器74LS74的功能表，表中的“↑”表示上升沿触发。
、
常用作设置触发器的初态。集成D触发器的逻辑功能与前面介绍的D触发器基本一样，不同的是它只在CP上升沿时工作。
二、触发器知识干货
关于触发器的讲解就先到这了，下期我们继续讲解时序逻辑电路部分！🥰🥰
