逻辑门电路

简介: 随着新技术的发展,集成数字电路类型层出不穷,大量使用大规模功能模块已成为现实。数字电路在众多领域已取代模拟电路,可以肯定,这一趋势将会继续发展下去。一、逻辑门电路是什么?逻辑门电路可以分为基本逻辑门和复合逻辑门。具体如何,让我们接下来去了解什么是基本逻辑门,什么是复合逻辑门?

逻辑门电路


随着新技术的发展,集成数字电路类型层出不穷,大量使用大规模功能模块已成为现实。数字电路在众多领域已取代模拟电路,可以肯定,这一趋势将会继续发展下去。


一、逻辑门电路是什么?

逻辑门电路可以分为基本逻辑门和复合逻辑门。具体如何,让我们接下来去了解什么是基本逻辑门,什么是复合逻辑门?


二、基本逻辑门电路

1、与门电路

(1)与逻辑关系

通俗地来说:“当一件事情的几个条件全部具备之后,这件事情才会发生,否则不发生”。这样的因果关系称为与逻辑关系,也称逻辑乘。

(2)与逻辑关系的表示

Y=A·B 或 Y=AB

(3)与逻辑真值表

image.png

从真值表中我们可以看出,与逻辑功能为“有0出0,全1出1”。

(4)与门电路的图形符号

如图:

image.png

2、或门电路

(1)或逻辑关系

通俗地讲:“当决定一件事情的各个条件中,至少具备一个条件,这件事情就会发生,否则不发生”。这种因果关系称为或逻辑关系,也称逻辑加。

(2)或逻辑关系的表示

Y=A+B

(3)或逻辑真值表

image.png

从真值表中我们可以看出,或逻辑功能为“有1出1,全0出0”。

(4)或门电路的图形符号

如图:

image.png

3、非门电路

(1)非逻辑关系

通俗的来说:事情和条件总是呈相反状态。这样的因果关系称为非逻辑关系,也称逻辑非。

(2)非逻辑关系的表示

image.png

(3)非逻辑真值表

image.png

从真值表的分析我们可以看出,非逻辑功能为“入0出1,入1出0”。

(4)非门电路的图形符号

如图:

image.png

4、逻辑关系的波形图表示方法

如图所示:

image.png

可以根据上图来推理一下A,B,Y之间的逻辑关系。

推理步骤:

首先来看A,B,Y的起点,在数字电路中,以高电平为“1”,低电平为“0”。

当到达t1的范围时,A=1,B=1,Y=1。(全1出1/有1出1)两种情况;

还不能判断A,B,Y之间的逻辑关系。

当到达t2的范围时,A=0,B=1,Y=1.(有1出1)一种情况;

初步判定A,B,Y三者为或逻辑关系。

当到达t3的范围时,A=0,B=0,Y=0(有0出0/全0出0)两种情况;

到这个时候,先不要着急下定论,先看看t4如何。

当到达t4的范围时,A=1,B=0,Y=1(有1出1)一种情况;

∴A,B,Y三者的逻辑关系为或逻辑关系。


三、复合逻辑门电路

1、与非门

(1)与非门的图形符号

image.png

(2)与非门的逻辑函数表达式

image.png

(3)与非门的真值表

image.png

其逻辑功能可以归纳为“有0出1,全1出0”


2、或非门

(1)或非门的图形符号

image.png

(2)或非门的逻辑函数表达式

image.png

(3)或非门的真值表

image.png

其逻辑功能可归纳为“有1出0,全0出1”


3、与或非门

(1)与或非门的图形符号

image.png

(2)与或非门的逻辑函数表达式

image.png

(3)与或非门的真值表

image.png

其逻辑功能可归纳为:“一组全1出0,各组有0出1”。


4、异或门

(1)异或门的图形符号

image.png

(2)异或门的逻辑函数表达式

image.png

(3)异或门的真值表

image.png

根据真值表,我们可以将其逻辑功能归纳为:“同出0,异出1”。


总结

我们可以把逻辑门电路归纳一下,我用xmind思维导图软件给总结了一下。

如图:

image.png

时间过得很快,今天的逻辑门电路就先分享到这里了,下一次我将会更新数制与编码。

十分感谢各位CSDN博客用户对我的支持,我将会更加努力,和大家一起分享电子技术中的“数字电路”。


目录
相关文章
|
6月前
|
SQL 数据可视化 算法
掌握计算机逻辑:离散数学中的逻辑和布尔代数
掌握计算机逻辑:离散数学中的逻辑和布尔代数
数电模电(一) 逻辑门及其应用 实验
数电模电(一) 逻辑门及其应用 实验
|
存储
门电路
门电路是数字电路中最基本的组成单元之一,它由一组逻辑门组成,用于实现布尔逻辑运算。门电路可以根据输入信号的不同组合产生不同的输出信号,从而实现各种逻辑功能。本文将介绍门电路的基本原理、常见类型以及应用场景。 一、门电路的基本原理 门电路的基本原理是根据布尔代数的逻辑运算规则,将输入信号进行逻辑运算,然后输出结果。门电路通常由多个逻辑门组成,每个逻辑门都有一个或多个输入端和一个输出端。逻辑门根据输入信号的不同组合,产生不同的输出信号。常见的逻辑门有与门、或门、非门、异或门等。 与门是最基本的逻辑门之一,它的输出信号只有在所有输入信号都为1时才为1,否则为0。或门是另一种常见的逻辑
162 0
|
算法 异构计算
通过状态机方法实现基于FPGA的维特比译码器,包含testbench测试文件
通过状态机方法实现基于FPGA的维特比译码器,包含testbench测试文件
166 0
|
存储 传感器 物联网
【数字逻辑 | 组合电路基础】电路基础知识
【数字逻辑 | 组合电路基础】电路基础知识
【数字逻辑 | 组合电路基础】电路基础知识
|
编译器 芯片 异构计算
【数字逻辑 | 组合电路基础】Verilog语法
【数字逻辑 | 组合电路基础】Verilog语法
【数字逻辑 | 组合电路基础】Verilog语法
《逻辑与计算机设计基础(原书第5版)》——2.7 门的传播延迟
本节书摘来自华章计算机《逻辑与计算机设计基础(原书第5版)》一书中的第2章,第2.7节,作者:(美)M.莫里斯·马诺(M. Morris Mano)著, 更多章节内容可以访问云栖社区“华章计算机”公众号查看。
3851 1
|
内存技术
基础逻辑门
Verilog HDL 设计语言支持3种设计风格: 门级,数据流级和行为级。 门级和数据流级设计风格通常用于设计组合逻辑电路,而行为级设计风格既可以用于设计组合逻辑电路又可以设计时序逻辑电路。本次实验通过使用Vivado 2015.1软件工具,以Basys3和Nexys4 DDR开发板为目标板,设计简单的组合逻辑电路来展示3种设计风格的用法。请参考Vivado手册了解如何使用Vivado工具创建工程并验证数字电路。
161 0
HDLBits练习汇总-08-组合逻辑设计测试--加法器电路
HDLBits练习汇总-08-组合逻辑设计测试--加法器电路
187 0
HDLBits练习汇总-08-组合逻辑设计测试--加法器电路
|
C语言
逻辑或 “||“ 的“短路”特性(大学生例题讲解)也有&&短路特性的讲解
逻辑或 “||“ 的“短路”特性(大学生例题讲解)也有&&短路特性的讲解
259 0
逻辑或 “||“ 的“短路”特性(大学生例题讲解)也有&&短路特性的讲解