暂时未有相关云产品技术能力~
暂无个人介绍
【异步电路碎碎念2】 —— 跨异步引发的电路危机
【异步电路碎碎念1】 —— 到底什么是异步电路
二进制数的补码及运算(2)
二进制数的补码及运算(1)
【system verilog for design】verilog 1995/2001/system verilog标准语法的一些演进
xprop仿真选项对RTL X态传播的影响
【异步FIFO的一些小事·0】异步FIFO同步化设计
【异步FIFO的一些小事·1】空满判断与格雷码
【异步FIFO的一些小事·2】异步FIFO中异步走线延时约束的一些思考
【异步FIFO的一些小事·3】异步FIFO中指针走线延时的一些思考
【芯片前端】仿真向/基于静态随机函数的单比特跨时钟同步器
【芯片前端】与RR调度的相爱相杀——verilog实现RR调度器2
【芯片前端】Filelist -f/-F的文件解析方式探究
【芯片前端】以vcs编译环境为例做一个适用于芯片前端的极简版Makefile实操教程
【芯片前端】关于门控电路和逻辑做在D端还是EN端的思考