暂时未有相关云产品技术能力~
暂无个人介绍
【前端验证】通用型顺序比对的uvm scoreboard组件编写
【python】通过多线程解决tkinter gui中按键卡住的问题
【芯片前端】关于set_input_delay/set_output_delay慢信号约束到快时钟的思考
【杂七杂八】简单粗暴处理linux下.nsf导致的目录无法删除
【验证小bai】利用verdi让所有环境force现身
【杂七杂八】安利一个padOS上的linux小工具——iSH
【芯片前端】所以说,一直以来我理解的set_multicycle_path -hold都是错的?
【芯片前端】Filelist -f/-F的文件解析方式探究
【芯片前端】基于DC综合的逻辑深度与cell count汇总:乘法器
【芯片前端】与RR调度的相爱相杀——verilog实现RR调度器1
【python脚本】ICer的脚本入门训练——find_key
【python】bin/dec/hex/bnr以及浮点数进制转换器GUI
【python】bin/dec/hex/bnr进制转换函数及fp32转十六进制
【python】通过多线程解决tkinter gui中按键卡住的问题
【python脚本】ICer的脚本入门训练——gen_tc
芯片人的快乐——python+systemverilog用波形祝你新春快乐 |献上祝福语波形生成器|
【端午趣味征文】有vcs和python吗?来,我教你在波形里画个粽子!
【python脚本】word批注批量提取器V2实用版
【VBA脚本】提取word文档中所有批注的信息和待解决状态
【python脚本】word批注状态批量提取器V1版本
【python】python解析linux路径函数
针对word.docx文档的关键词索引器
如何在cshrc和bashrc之间无缝切换
【perl脚本】多维HASH的一些使用总结
【perl脚本】perl one line的几个有趣实例2
第一个excel VBA demo —— 添加信号并生成一段Verilog代码
PCB碎碎念——贴片封装与标识
【杂七杂八】简单粗暴处理linux下.nsf导致的目录无法删除
【杂七杂八】excel中根据RTL信号位宽生成拼接取位
quartus ii引脚分配再学习下
xilinx小实验——vivado纯逻辑编程第一个demo
xilinx小实验——chipscope指导
altera小实验——SRAM读取
altera小实验——TimeQuest Timing Analyzer初步使用
altera小实验——HEX 7-segment display
altera小实验——LCD1602显示
altera小实验——ROM读取
altera小实验——SignalTap II 使用指导
nios ii小实验——第一个demo指导书
nios ii FIFO读取FPGA数据交互实验1
nios ii小实验——SDRAM读写
nios ii小实验——timer
【读书笔记】RISC存储程序机的电路设计(1)
【读书笔记】RISC存储程序机的电路设计(2)
【读书笔记】RISC存储程序机的电路设计(3)
【读书笔记】RISC存储程序机的电路设计(4)
【读书笔记】RISC存储程序机的电路设计(6)
【Verilog】generate和for循环的一些使用总结(2)
【Verilog】generate和for循环的一些使用总结(1)
【异步电路碎碎念5】 —— 跨异步处理的几个注意事项