低密度校验码（LDPC）
2.4 QC-LDPC码的译码结构
|2.5 LDPC 在 5G-NR 中的标准进展|
2.5.1 提升值设计
由前面提到， Banyan网络相比于Q SN网络具有一定的复杂度优势。为了使得准循环LDPC译码器尽量可以采用Banyan网络， 在进行准循环LDPC码的提升值设计时，其提升值尽量等于2的正整数次幂或者是2的正整数次幂再乘以一个正整数[33-34。如表2-4所示的5G-NR的LDPC码的提升值设计， 所有提升值都满足ax2'，其中a等于集合(2、3、5、7、9、11、13、15)中的元素， j等于集合(0、1、2、3、4、5、6、7) 的元素。其中， irs等于0时，a=2； is等于1时， a=3； is等于2时， a=5； ils等于3时， a=7； is等于4时， a=9； ils等于5时， a=11； ils等于6时， a=13； is等于7时， a=15。5G-NR标准为每个is分别定义了一个基础矩阵。
根据表2-4所列出的提升值，5G-NReM BB的LDPC码的提升值最大为384。例如，当待编码的信息长度为8448bit对应的提升值为384时，译码器可以以384的并行度进行译码(384个CNU) ，从而获得极高的吞吐量。大并行度的译码器可以提升译码速度，但同时也会极大地增加译码器的复杂度和成本。不同成本的译码器应该可以采用不同的最大并行度进行译码，相应的也会获得不同的吞吐量。译码器的最大并行度可以视为译码器的一种能力，但是这种能力并不需要告知编码器，也就是说编码器并不需要根据译码器的最大并行度来选择编码所采用的提升值。对于前面说的长度为8448bit的码块， 最大并行度为384的译码器可以对它译码，最大并行度为128或者64，甚至8的译码器也能进行译码， 即LDPC编码应该是译码友好型(Friendly Decoding) 。要具备这样的特点，需要在提升值的设计上进行考虑。
如表2-4所示的提升值具有ax2的形式，这种提升值就是一种并行度友好的提升值。此时，对于最大并行度为PM=2'的译码器，即使所述指数i小于j，也可以对采用上述提升值编码的LDPC码字进行译码， 无需改动任何电路。因为编码时采用的提升值是z，译码时需要通过移位网络将z个软信息从内存中读取出来， 经过CNU处理后再写入内容。当译码并行度PM小于z时， 就涉及一个问题：如何用大小为PM的循环移位网络来实现大小为z的循环移位。
接下来在每个子向量内分别做循环左移，循环移位值分别为 10、10、9； 然后 3 个子向量直接再做一次循环左移 2 位；进行交错后就得到 Y。整个过程 如图 2-41 所示。
通过上面的例子我们可以看到，一个大的循环移位分解为多个小的循环移位 的过程包括：各个子向量内部的循环移位和各个子向量之间的循环移位。对于 5G-NR eMBB LDPC 的 z = a×2j 的提升值，各个子向量的长度可以设计为 2 的幂 次，这样子向量内部的循环移位就可以通过复杂度较低的 Banyan 网络来实现，而 子向量间的循环移位则可以通过 QSN 网络来实现。由于子向量的数量相对较少， 因此，QSN 网络的复杂度也可以比较低。通过这种 Banyan+QSN 的混合移位网络 就可以通过较低的复杂度实现任意码字的译码，即达到并行度友好的设计需要。
表 2-5 给出了在各个并行度条件下的 QSN 移位网络和 Banyan + QSN 混 合网络所包含的 2-1 MUX 单元的数量的对比，这个对比也能反映出两种不同网络的复杂度。
2.5.2 紧凑型基本图设计
准循环 LDPC 的编码复杂度和解码吞吐量都与基础矩阵的大小非常相关。大 的基础矩阵会带来复杂度的增加（如存储复杂度和计算复杂度等），以及译码时延 依然会比较大，从而导致译码吞吐量的降低。对于一些非常成熟的标准协议（如 表 2-6 所示），其目标吞吐量都达到 Gbit/s。从表 2-6 可以发现，其基本图大小都 是比较小的（例如，系统列数目都小于或等于 20）。如果要达到比较大的吞吐量和 低复杂度的要求，则应该设计一个相对比较小的基本图（如文献 [35] 中所提出的 紧凑型基础矩阵设计）。这可以满足 NR 系统的需求（比如系统列数目小于或等于 26）。系统列数目小于或等于 26 的基本图被认为是紧凑型矩阵，更具体地，系统 列数目为以下整数之一 {6、8、10、12、16、20、22、24、26}。
相对于非紧凑型基本图设计，紧凑型基本图具有如下优点：
① 由于紧凑型基本图具有更少矩阵行数目、更少的行重量以及基本图中整 体非空置换子矩阵数目更少，所以其 CNU 复杂度、移位网络和路由网络复杂 度更低；
② 在相同信息长度的情况下，紧凑型基本图具有更大的提升值设计，可以 采用更大的译码并行度设计，所以其吞吐量更大。在峰值速率下，一般是在最 大信息长度时获取的，此时紧凑型基本图的最大提升值要大于非紧凑型基本图， 可以采用更大的译码并行度，这等于最大提升值，所以，紧凑型基本图更容易 满足 5G 移动通信的 20 Gbit/s 峰值吞吐量需求；
③ 在仿真性能对比中，可以发现紧凑型基本图的性能与非紧凑型基本图相当；
④ 紧凑型基本图设计已经应用在一些吞吐量要求达到 Gbit/s 以上的通信系 统中，技术非常成熟，而且完全满足要求，如表 2-6 所示的一些标准协议中的 基本图大小定义；而非紧凑型基本图的使用非常少，所以，其吞吐量是否能达 到 20 Gbit/s 是个问题；
⑤ 根据准循环 LDPC 码所支持的信息长度等于系统列数目乘以提升值，由 于紧凑型基本图的系统列数目比较小，所以其所支持的信息长度颗粒度会比较 小，即码长灵活性比较高；
⑥ 非紧凑型基本图只有在比较高的码率（如 8/9 等）下的峰值吞吐量才能 达到 20 Gbit/s，而紧凑型基本图在较低码率就能达到。所以紧凑型基本图具有 在更宽码率范围内达到峰值吞吐量。也就是说，在实际系统中，可以支持的峰 值吞吐量的 MCS 等级更多；
⑦ 在基础矩阵参数的存储模块中，由于紧凑型基本图中的非空置换子矩阵 元素比较少，所以其存储占用会少很多； 针对以上所述的优点，在 NR 标准讨论的过程中，确认采用紧凑型基本图 设计，即采用系统列数目为 22 和 10 的两个基本图，基本满足 5G 的 eMBB 获 得 20 Gbit/s 的吞吐量要求。
